多核环境下负载均衡的并行离散事件全局调度机制

分析了多核环境下传统的离散事件时间弯曲并行系统的性能,针对其事件调度开销小和负载均衡能力强难以兼得的问题,提出了一种基于分布式队列的全局调度机制,设计了相应的数据结构和调度算法,大大减少了锁开销.通过大量实验对多核环境下几种典型离散事件系统并行策略的性能分析表明,本文提出的全局调度策略不仅事件调度开销小,而且回滚率大大降低,有效克服了传统策略回滚量较大或难以实现动态负载平衡的情况,并具备良好的可扩展性.     

并行环境下的管理信息系统开发模式研究

通过分析生命周期法、原型法等传统管理信息系统开发方法存在的一些不足之处,以及将并行工程的思想应用到管理信息系统的开发中,提出了一种基于并行环境下的管理信息系统开发模式,并结合装甲装备器材资源调度系统的开发,对这种并行环境开发模式进行了探讨和研究.     

Merkle-Damgård Hash结构并行扩展算法

利用松弛密码架构将Merkle-Damgrd结构的Hash算法扩展为并行结构的算法,可以利用多核处理器提高杂凑效率。给出的证明过程表明松弛密码架构在处理不同长度的消息时不具备抗碰撞特性。提出的新并行扩展算法基于松弛密码架构设计,该算法弥补了其安全缺陷,并给出了新并行Hash结构的安全性分析。分析结果表明新结构抗碰撞特性不低于Merkle-Damgrd结构的Hash算法。实验结果表明,新并行Hash结构处理长消息时有较高的处理性能。     

基于仿真的竞争失效产品步降加速寿命试验优化设计

针对竞争失效产品加速寿命试验存在试验时间长、费用高、效率低的问题,提出了一种基于Monte-Carlo仿真的竞争失效产品步降加速寿命试验优化设计方法.采用Monte-Carlo对步降加速寿命试验进行仿真模拟,以正常使用应力下的p阶分位寿命渐进方差估计最小为目标,以各试验应力水平及对应应力下的试验截尾数作为设计变量,采用MIE理论进行统计分析,建立了基于仿真的竞争失效产品步降加速寿命试验优化设计模型.最后,通过实例分析表明:该方法具有可行性、有效性.     

未来中远距协同空战多目标攻击决策研究

根据先进战斗机的技术特点和未来中远距协同空战发展方向,提出一种基于先敌发现、先敌发射、先敌摧毁能力的空战态势分析模型。同时,采用一种将并行遗传算法与分布估计算法相结合的并行分布遗传算法并将其用于多目标攻击决策。最后利用具体算例进行仿真。结果表明空战态势分析模型能够较为准确地描述未来中远距多机协同空战,采用的算法具有较好的可行性和实时性,为中远距多机协同空战的多目标攻击决策提供了新的思路和方法。     

大数据技术专题讲座(二) 第3讲 面向大数据处理的MapReduce优化技术

随着大数据时代的到来,大规模数据的处理技术研究层出不穷。MapReduce计算框架的出现,暂时缓解了大数据的处理难题。虽然MapReduce能够实现大规模数据(通常为PB级甚至EB级)的高效并行处理,但在企业应用环境中,MapReduce底层架构和处理模式上的缺陷逐渐暴露出来,造成了处理效率、执行性能上的一些瓶颈。针对这些不足,结合企业实际处理需求,产生了针对MapReduce的各个方面的优化研究。文中首先阐述了MapReduce的编程模型和实现机制,然后总结了对MapReduce作业调度、实时处理、架构和服务等方面的优化研究,最后对MapReduce各种优化技术进行了总结和展望。     

基于阶次分析方法的齿轮箱齿轮故障诊断研究

研究了旋转机械非稳态振动信号分析中的计算阶次分析方法．分析了该方法在重采样过程中的采样率设置规则．利用插值算法实现了对等时间间隔采样的齿轮箱振动信号的角域重采样,将其应用于齿轮箱加速过程故障诊断,成功识别了齿面磨损故障．结果显示,阶次分析法能有效避免传统频谱方法出现的频率模糊现象,在处理非平稳转速变化信号时具有独特的优越性．     

基于转速分析的柴油机加速性能和气缸气密性的评价方法

对不同使用摩托小时的坦克柴油机的加速、减速时间进行检测和分析,利用Bayes Bootstrap模拟统计方法对转速特征值进行处理,获得了更准确的特征分布．采用动态聚类方法对样本特征进行分类,实现了对柴油机加速性能和气缸气密性的等级评价．     

实施“两个集中” 合理布局人口

当前,兵团城镇化正处于加速发展的重要阶段,加快推进城镇化是加快经济社会转型、转变经济发展方式、提高职工群众生活质量、提高团场文明程度的重要途径。推进兵团城镇化的关键是利用好国家保障性住房建设政策,实施好"两个集中",推进人口合理布局。即团部周边人口向     

基于准循环双对角阵的LDPC码编码算法研究*

针对校验矩阵形如准循环双对角阵的结构化LDPC码,对比研究了两类高效的编码算法：矩阵分解编码算法和分项累加递归编码算法,指出了两种算法从实现角度是等效的,但分项累加递归编码算法推导更为直观,且便于硬件并行实现。基于分项累加编码算法,提出了一种适合准循环双对角LDPC码的部分并行编码结构,设计实现了IEEE 802.11n标准中的LDPC码编码器。FPGA实现结果表明,所设计的LDPC编码器硬件开销较少,信息比特吞吐率最高能达到13Gbps。