全文获取类型
收费全文 | 59篇 |
免费 | 75篇 |
国内免费 | 7篇 |
出版年
2024年 | 3篇 |
2023年 | 7篇 |
2021年 | 1篇 |
2020年 | 7篇 |
2019年 | 2篇 |
2018年 | 1篇 |
2017年 | 2篇 |
2016年 | 6篇 |
2015年 | 7篇 |
2014年 | 5篇 |
2013年 | 3篇 |
2012年 | 9篇 |
2011年 | 11篇 |
2010年 | 2篇 |
2009年 | 5篇 |
2008年 | 6篇 |
2007年 | 4篇 |
2006年 | 5篇 |
2005年 | 8篇 |
2004年 | 3篇 |
2003年 | 3篇 |
2002年 | 5篇 |
2001年 | 4篇 |
2000年 | 6篇 |
1999年 | 4篇 |
1998年 | 5篇 |
1997年 | 4篇 |
1996年 | 2篇 |
1995年 | 3篇 |
1994年 | 2篇 |
1992年 | 2篇 |
1991年 | 2篇 |
1990年 | 1篇 |
1989年 | 1篇 |
排序方式: 共有141条查询结果,搜索用时 15 毫秒
11.
针对模拟训练仪传统开发方法中存在的问题,在新一代产品研制过程中引入并行设计方法.阐述了并行设计技术的基本概念,详细研究了并行设计技术在需求论证、概念设计、详细设计、工艺设计、生产和调试等各个阶段的具体应用,总结了并行设计中采用的建立协同工作环境、建立并行开发模型、建立产品数据库等关键技术,并指出了影响并行技术有效实施的关键所在.结果表明,与串行设计方法相比,并行设计方法的应用缩短了研制周期,提高了设计制造质量,降低了成本,取得了较好的经济效益和用户满意度. 相似文献
12.
随着线路传输速率的快速提高,报文线速转发面临极大挑战。基于并行处理技术,提出分布式并行转发引擎结构,实现高速报文转发。针对并行转发引擎负载分配问题,设计AHDA(Adaptive Hashing DispatchAlgorithm)算法,该算法为综合考虑负载均衡和报文保序提供支持。模拟结果表明,AHDA算法均匀分配负载,保证很低的报文乱序率,对网络处理器规模具有良好的可扩展性。 相似文献
13.
大尺寸滑动窗口的应用在数据输入速度与处理速度之间存在较大差距.为了缩短差距,提出了一种并行计算模型,使用尽可能少的存储资源与尽可能简单的存储器读写控制逻辑实现了尽可能高的数据重用性与并行性.该模型将不同滑动窗口之间的并行处理与单个窗口内不同数据之间的并行处理结合起来:对于不同窗口,按列进行分组并映射到多个处理单元上并行... 相似文献
14.
路由器是军用电子信息系统的关键互联设备,提高路由器自身的安全性非常必要。首先对路由器涉及到的安全问题作了较为详细地分析,然后给出一种增强路由器安全性的技术措施。该措施重点处理终点包对路由器的威胁,将入侵检测模块与数据包过滤模块进行联动,通过入侵预防、入侵时的检测和响应、入侵后的快速分析与恢复等三个环节,提高路由器抗攻击的能力。最后探讨了该措施对路由器性能的影响。 相似文献
15.
软件雷达系统功能由软件定义是雷达未来发展的一个趋势,这对系统硬件计算性能和数据传输带宽提出了很高的要求,因此将异构并行高性能计算技术引入软件雷达领域。根据系统功能逻辑,构建了软件雷达硬件平台系统,利用先进的异构并行计算技术,设计了一个具体的通用硬件平台架构。该平台通过独立的高速采集卡完成回波信号的采集与A/D变换,利用FPGA刀片异构服务器完成雷达信号实时处理,通过GPU异构超级计算机完成数据处理和显控,利用InfiniBand网络和磁盘阵列完成数据的高速传输与存储。通过性能分析,该硬件平台能够满足现代雷达对计算速度和传输带宽的性能需求。 相似文献
16.
分析了开放网络体系结构研究现状,并在ForCES体系框架下提出一个OpenRouter路由器结构模型,该模型由四个逻辑层次组成,三个标准的API对路由器进行功能模块化分离,使标准模块化路由器实现成为可能。在此基础上,重点介绍了遵从OpenRouter结构模型的IPv6路由器系统的实现及关键技术。 相似文献
17.
针对图计算应用的访存特点,提出并实现一种支持高并发、乱序和异步访存的高并发访存模块(High Concurrency and high Performance Fetcher, HCPF)。通过软-硬件协同的设计方法,HCPF可同时处理192条共8种类型的内存访问请求,且访存粒度可由用户定义,满足图计算应用对海量低延迟细粒度数据访问的需求。同时,HCPF扩展了基于内存语义的跨计算节点定制互连技术,支持远程内存的细粒度直接访问,为后续实现分布式图计算框架提供技术基础。结合上述两个核心研究内容,基于流水线RISC-V处理器核,设计并实现了可支持HCPF的RISC-V片上系统(System-on-Chip,SoC)架构,搭建基于FPGA的原型验证平台,并使用自研测试程序对HCPF进行初步性能评测。实验结果表明,HCPF相比原有访存通路,最高可将基于数组和随机地址的两种随机内存访问性能分别提升至3.5倍和2.7倍。远程内存直接访问4 Byte数据的延时仅为1.63μs。 相似文献
18.
19.
针对在绘制具有真实感的图形中光照处理模块串行处理速度慢的问题,提出多光源光照算法的并行化,采用负载均衡的并行策略,重新优化计算模型,单独计算环境光、散射光、镜面光及衰减因子后叠加在一起。计算不同的PE(处理单元)个数使用了不同的分配方案来提高处理速度。实验结果表明,将多光源光照算法并行化,可充分利用资源,发挥多核处理器的处理能力,提高了资源利用率。 相似文献
20.