基于组合赋权雷达图实现电网电能质量综合评估

将改进的组合赋权雷达图方法用于电网电能质量综合评估。对主观、客观赋权法组合,基于组合权重与原权重之间的偏差尽可能小的优化思想,求取雷达图中各项指标的组合权值。利用各指标对应的扇形区域的对角线作为指标轴绘制雷达图,不仅最大限度体现各指标的独立权重,也反映了各指标之间的相互影响。利用雷达图的面积和周长两个变量完成对电能质量的综合评估。最后通过应用实例,验证了论文方法的合理性和在电能质量综合评估中的有效性。     

基于标注事件图的空间数据库主动规则终止性分析

主动规则的终止性分析强化了规则的设计高效性。给出主动规则元模型的概念作为主动规则终止性分析和比较的基础;对精化触发图进行扩展,提出标注事件图分析模型。结合实例给出终止性分析算法。与各种方法的对比说明标注事件图是可应用于终止性分析的通用抽象模型。     

多智能体系统指定时间双向编队控制

多智能体系统协同控制的收敛速率问题是当前系统与控制领域一个热点研究问题.结合指定时间控制思想,以一般线性动力学系统为控制对象,对多智能体系统双向编队问题进行研究.首先,利用庞特里亚金极大值原理,设计了指定时间双向编队控制器,双向编队指的是被分成两组的智能体最终以指定的编队队形、相反的方向进行运动;其次,通过运动规划算法...     

面向图计算应用的处理器访存通路优化设计与实现

针对图计算应用的访存特点,提出并实现一种支持高并发、乱序和异步访存的高并发访存模块(High Concurrency and high Performance Fetcher, HCPF)。通过软-硬件协同的设计方法,HCPF可同时处理192条共8种类型的内存访问请求,且访存粒度可由用户定义,满足图计算应用对海量低延迟细粒度数据访问的需求。同时,HCPF扩展了基于内存语义的跨计算节点定制互连技术,支持远程内存的细粒度直接访问,为后续实现分布式图计算框架提供技术基础。结合上述两个核心研究内容,基于流水线RISC-V处理器核,设计并实现了可支持HCPF的RISC-V片上系统(System-on-Chip,SoC)架构,搭建基于FPGA的原型验证平台,并使用自研测试程序对HCPF进行初步性能评测。实验结果表明,HCPF相比原有访存通路,最高可将基于数组和随机地址的两种随机内存访问性能分别提升至3.5倍和2.7倍。远程内存直接访问4 Byte数据的延时仅为1.63μs。     

基于统一理论框架的故障诊断模型及学习进化方法

本文以概率图理论为基础,系统研究了基于这一理论框架的故障诊断模型,对模型的构建方法以及在不同场景下的模型演化方案进行了探讨,使得在统一理论框架下可实现多模式系统故障诊断、耦合故障诊断、动态故障诊断、故障预测等复杂情形的诊断。为了弥补单独利用基于模型的方法和基于数据的方法的缺陷,研究了诊断模型的学习进化策略,实现了诊断效果的改进和优化。另外,对模型后续的能力扩展和可能的研究方向进行了展望,为后续理论研究提供了参考。     

基于防空反导的战术级通用态势图分析研究

针对不同战场角色、作战任务、作战规模、战场级别、关键事件环境等情境因素中,指挥员无法准确而迅速地获取需要的信息等问题,在战术级指控系统与当前防空反导发展趋势的基础上,集中详细地阐述了通用态势图。在战场态势预测分析的基础上,进一步介绍了其关键技术,并通过仿真数据进行了验证。在帮助指挥员深入认知战场态势上提供了辅助,从而减少了冗余态势信息对指挥员的干扰,缩短了整个决策环的时间。     

方格图在小学数学教学中的有效应用

方格图作为直观形态的数学学习工具,将学科的理趣和学习的情趣相结合,具有帮助学生提高数学学习能力的作用。本文以人教版小学数学教材为依据,将方格图的表现形式、数学本质以及在培养学生数学学习能力等方面所起到的数学价值进行系统地剖析和总结;同时将方格图在人教版教材中的编排情况进行梳理及归纳,从绘制图形、统一度量、数的认识与运算、总结和推理四个方面诠释方格图在教学中的具体应用及研究启示。     

航空集群网络虚拟骨干网分布式构建算法

航空集群网络对集群作战任务执行效能的影响愈发深远,通过构建虚拟骨干网,能够降低路由开销、互联子网和实时管理网络,使航空集群作战更加高效。结合连通支配集理论,提出一种面向航空集群网络的分布式骨干网构建算法——DCAASN算法,设计权值函数刻画节点可用带宽和连通度,并采用分布式思想构建连通支配集以完成骨干网的构建。理论分析和仿真结果表明,相较于Wu、Wan和DCDS算法,该算法构建的骨干网中节点平均权值更大,骨干网的生命周期更长,并且骨干网的规模更小;在时间开销、消息开销方面,相较于Wu、Wan算法有较大提高,与DCDS算法在同一量级。     

基于BFS和FPGA-CPU的混合加速器设计

为了实现由软件和硬件执行小世界图搜索的加速器系统,提出了一种在单芯片FPGA-CPU异构硬件平台上基于广度优先搜索算法实现的混合加速器系统设计;提出了采用线性代数语言实现的BFS;提出了一种处理单元结构,它由一个负责与主存储器全部交互的后端、用于执行布尔塥运算的前端和一个距离生成器构成;在ZedBoard平台上设计了一种采用Xilinx Zynq Z7020 FPGA-CPU混合结构的实际加速器系统。实验结果表明,设计的混合加速器不仅能够实现小世界图的快速搜索,而且相比于目前其他先进的基于BFS算法的混合加速器结构有更好的加速性能。