全文获取类型
收费全文 | 287篇 |
免费 | 15篇 |
国内免费 | 2篇 |
出版年
2024年 | 1篇 |
2023年 | 3篇 |
2021年 | 1篇 |
2020年 | 1篇 |
2019年 | 1篇 |
2018年 | 2篇 |
2017年 | 2篇 |
2016年 | 4篇 |
2015年 | 8篇 |
2014年 | 42篇 |
2013年 | 45篇 |
2012年 | 26篇 |
2011年 | 24篇 |
2010年 | 41篇 |
2009年 | 17篇 |
2008年 | 18篇 |
2007年 | 12篇 |
2006年 | 8篇 |
2005年 | 10篇 |
2004年 | 4篇 |
2003年 | 5篇 |
2002年 | 6篇 |
2001年 | 7篇 |
2000年 | 8篇 |
1999年 | 1篇 |
1998年 | 1篇 |
1997年 | 2篇 |
1996年 | 2篇 |
1994年 | 1篇 |
1989年 | 1篇 |
排序方式: 共有304条查询结果,搜索用时 15 毫秒
171.
172.
为了同时达到高性能和灵活性的目标,提出一种基于现场可编程门阵列的参数化多标准自适应基4 Viterbi译码器。译码器采用3~9可变约束长度,1/2、1/3可变码率,支持任意截断长度的纠错译码,并采用码字无符号量化、加比选单元设计优化和归一化判断逻辑分离策略优化关键路径设计,提高译码器工作频率。实验结果表明,该译码器能根据用户设定的参数改变结构,在多种通信标准之间实现动态切换;性能达到了541 Mbps,明显优于相关工作;对GPRS,Wi MAX,LTE,CDMA,3G等通信标准都取得了良好的误码性能,可满足多种通信标准的译码需求。 相似文献
173.
为了同时达到高性能和灵活性的目标,提出了一种基于FPGA的参数化多标准自适应基4 Viterbi译码器。译码器采用3-9可变约束长度,1/2、1/3可变码率,支持任意截断长度的纠错译码,并采用了码字无符号量化、加比选单元设计优化和归一化判断逻辑分离策略优化了关键路径设计,提高了译码器工作频率。实验结果表明,该译码器能根据用户设定的参数改变结构,在多种通信标准之间实现动态切换;性能达到了541Mbps,明显优于相关工作;对GPRS、WiMAX、LTE、CDMA、3G等通信标准都取得了良好的误码性能,可满足多种通信标准的译码需求。 相似文献
174.
175.
176.
177.
日前,通过听取汇报、现场提问、查看文书登记、问卷调查和召开不同层次座谈会等形式,对一些基层单位军人委员会活动开展情况进行了一次专题调查。总的感到,大多数基层军人委员会活动的状况是好的,但也存在不少薄弱环节,主要体现在以下几个方面。 相似文献
178.
179.
施元春 《后勤工程学院学报》2002,18(2):88-90,93
FPLD具有可编程性、高速度、高集成度和高可靠性等特点,这为改善数字逻辑电路实验提供了条件。本文介绍了针对传统数字逻辑电路实验存在的缺陷而设计的一种新型的基于FPLD的片上数字实验系统,并结合实例说明了实验的方法和步骤,阐述了这种实验系统有利于培养学生基本技能和创造力,实验取得了良好的效果。 相似文献