基于策略偏好模糊矩阵对策的协同决策方法

基于OODA环作战理论,分析了协同作战的主要环节和机制,提出用对策论研究协同决策的思路.然后针对经典矩阵对策和模糊矩阵对策的不足,提出了一种策略偏好模糊矩阵对策模型,给出了基于模糊规划的最优策略求解算法.并以防空导弹混编群对抗反辐射导弹及载机时的纵向协同决策问题为案例,给出了协同决策的方法.     

大规模无人机遥感影像快速区域网平差

随着无人机遥感的快速发展和广泛应用,大规模无人机影像的区域网平差成为遥感影像处理的重要研究内容。针对大规模影像区域网平差对计算机内存开销大、时间消耗长的问题,提出了一种快速高效的解决方案。一方面对传统区域网平差解算流程进行了优化,分别采用矩阵的Schur补和预处理矩阵减小了未知数的数目和法矩阵的条件数,并利用共轭梯度的截断牛顿法进行法方程的答解,大大提高了法方程答解速度;另外一方面尽量发挥平台的计算资源优势,借助CPU和GPU设备对矩阵运算进行了加速。利用典型无人机影像进行实验,结果表明提出的解决方案可以处理上万幅无人机影像而且具有较高的效率。     

基于变邻域人工蜂群算法的航空不规则零件下料优化研究

针对航空不规则零件规格种类多样,毛坯数量庞大,原坯料利用率低等实际生产中的问题。为了解决上述问题,提出基于变邻域人工蜂群不规则零件下料优化算法及算法流程,构建双坐标系下料模型,设计交换策略、顺序策略及逆序策略进行变邻域搜索,采用SCO、DCO、HO、WO、AO解码方式进行图样解码。最后,将变邻域人工蜂群算法与原始人工蜂群算法进行仿真分析,仿真实验结果表明：变邻域人工蜂群算法能够有效可靠地提高原坯料利用率及排样效率。     

基于"姿态矩阵"量测的机载导弹传递对准技术

"速度+姿态"量测匹配方案是目前比较理想的机载导弹传递对准技术.采用"姿态"量测时存在矩阵计算量大等缺点,在具体工程应用时更会受到计算机速度的限制,尤其是需要快速进行卡尔曼滤波计算时.引入了一种与"姿态"量测具有相同特点的"姿态矩阵"量测方案,设计了快速对准卡尔曼滤波器,并进行了仿真分析.结果表明是一种具有工程意义的实用快速传递对准技术.     

时滞细胞神经网络的代数抗饱和补偿设计

针对时滞细胞神经网络,提出了一种基于代数判据的抗饱和补偿设计。运用M矩阵理论、迪尼导数、系统参数设计了无饱和输入限制系统镇定的代数判据。在此基础上,利用不等式放缩原理、分区讨论与大中取大综合方法和Lyapunov理论,得出了二次矩阵不等式形式的抗饱和控制设计方案,进而将之转化为线性矩阵不等式。同时,给出了吸引域及其最大化方法。仿真验证了该设计方案的可行性和有效性。     

一种结合弹道规律的模糊交互式多模型算法

针对交互式多模型算法中转移概率矩阵与实际运动不匹配而影响跟踪精度的问题,通过分析某型导弹的典型弹道,将弹道规律融合到模型概率转移矩阵中,然后将转移概率模糊化处理,提出了一种基于弹道规律的模糊交互式多模型算法,然后以导弹蛇形运动转至比例导引的机动过程为例进行了仿真验证,比较了典型交互式多模型算法和模糊交互式多模型算法的跟踪性能。仿真结果表明:该算法可显著提高导弹机动段的跟踪精度。     

矩阵变换器自抗扰控制策略研究

矩阵变换器的输出电压易受各种因素的影响,为了改善输出性能,将自抗扰控制技术应用于矩阵变换器的闭环控制中。分析了自抗扰控制器的特性,提出了一种双闭环自抗扰控制策略,即电流内环与电压外环均采用一阶简化的自抗扰控制算法。仿真结果表明:该方法不仅可以有效地抑制多种扰动的影响,而且比PI控制具有更优的动静态性能,可满足高性能矩阵变换器系统的控制要求。     

模糊聚类法改进异类传感器航迹关联北大核心

针对ESM与雷达的异类传感器航迹关联的准确性问题,提出了一种基于模糊聚类方法的异类传感器航迹关联算法。首先,将测得的航迹看作方位信息的时间序列,由不同航迹最终构成一个时间序列集合;再以当前时刻与历史时刻为模糊因子进行相似计算并得到模糊相似矩阵,并求得模糊等价矩阵;最后采用全局最优的判别准则确定航迹关联对,达到航迹关联的目的。仿真结果表明,基于模糊等价关系的异类传感器航迹关联算法能够有效提高ESM与雷达的航迹关联性能。     

传播矩阵的物理含义

传播矩阵方法被广泛应用于分层均匀介质模型中波场的模拟计算,它能够计算出所考察时间窗内的所有层间反透射波及转换波的贡献,提高了计算效率,使算法更加体系化。以SH波为例,分析了传播矩阵实现层内多次反射的机制,对更好地理解和利用这一算法有较好的参考意义。     

基于准循环双对角阵的LDPC码编码算法

针对校验矩阵形如准循环双对角阵的结构化LDPC码,对比研究了两类高效的编码算法:矩阵分解编码算法和分项累加递归编码算法,证明了两类算法从实现角度是等价的,但分项累加递归编码算法推导更为直观,且便于硬件并行实现。基于分项累加编码算法,提出了一种适合准循环双对角LDPC码的部分并行编码结构,设计实现了IEEE 802.11n标准中的LDPC码编码器。FPGA实现结果表明,所设计的LDPC编码器具有硬件开销较小、吞吐率高的优点,在码长为1944bit、码率为5/6时信息比特吞吐率最高可达13Gbps。