基于DSP和FPGA的载波移相脉冲生成方法

在研究了三电平全桥变流器工作原理和载波移相原理的基础上,设计生成了基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)的载波移相PWM脉冲,用于驱动变流器工作。重点介绍了由DSP和FPGA生成载波移相PWM脉冲的基本原理、系统构成及实现方法,其核心思想是FPGA通过数据地址总线接收DSP输出的移相角与FPGA内部生成的三角波进行二逻辑比较,从而产生移相角可变的PWM脉冲,以满足变流器全工况范围实时控制的需要。通过优化设计,使DSP和FPGA各自的优势得以有效利用。仿真分析表明:该方法计算速度快、控制精度高,同时具有扩展性好、可靠性高等优点。实验结果与仿真结果吻合,验证了该方法的上述优点。     

多核数字信号处理器矩阵乘卷积算法性能评测

矩阵乘卷积算法能够为各种卷积配置提供高性能基础实现,是面向给定芯片进行卷积性能优化的首要选择。针对国防科技大学自主研制的飞腾异构多核数字信号处理器(digital signal processor, DSP)芯片的特征以及矩阵乘卷积算法自身的特点,提出了一种面向多核DSP架构的高性能并行矩阵乘卷积实现算法ftmEConv。该算法由输入特征图转换、卷积核转换、矩阵乘以及输出特征图转换这四个均运行在通用多核DSP上的并行化部分构成,通过有效挖掘通用DSP核中功能单元的潜力来提升各个部分的性能。实验结果表明,ftmEConv实现了高达42.90%的计算效率,与芯片上的其他矩阵乘卷积算法实现相比,获得了高达7.79倍的性能加速。     

什么是网络安全？探寻互联网时代的行动边界

2014年9月24日至25日,亚太信息安全领域规模最大的年度峰会——2014中国互联网安全大会（ISC2014）在北京国家会议中心召开。在互联互通的时代,网络安全已经是安全领域里无法绕开的话题。来自这一领域的众多专家齐聚一堂,共同讨论这一话题,探讨的不仅是现实中我们所面临的威胁,更是我们在未来的行动中所能遇到的可能性。各位专家从其独特的视角出发,为我们展示着网络世界未来的安全图景。     

指挥信息系统安全防护系统视图

作为指挥信息系统安全可控运行的重要保障,网络安全防护体系目前存在着整体轮廓不清、顶层设计力度不够等问题。研究网络安全防护体系结构,可以增强安全体系综合集成,提高组件间的互操作性,有效解决网络安全防护的顶层设计问题。通过分析军事信息系统体系结构框架中系统视图模型的内容和相互逻辑关系,描述了支持网络防御作战的系统、系统功能及其相互关系,建立了系统视图的几种典型模型,为体系化建设网络安全防护体系提供了理论依据。     

基于ASP技术的安全漏洞分析及防护

讨论分析了ASP技术存在的安全漏洞,并结合网管工作实际,给出了如何堵塞技术漏洞,加强网络安全防护的具体措施。     

对网络空间安全建设的认识和思考

一、网络空间在军事领域扮演中演角色 网络空间是一个人造的新空间,涉及物理设施,思维认知和信息资源领域,以全球性互联的计算机和通信系统为平台,以信息化武器装备为依托,是与海陆空相互融合且同样重要的对人类产生重要影响的第五维空间.     

基于ROR框架的军事信息系统安全管理技术

为支持军事信息系统中网络安全管理层次化、模块化、可扩展性强的特点,本文首先分析了军事信息系统中网络安全管理的业务流程,提出了基于ROR框架开发网络安全管理软件的构想,并对ROR、REST的工作原理做了简单介绍,讨论了构建基于ROR框架的网络安全管理的实现方法和技术。通过实现基于ROR开发的网络安全管理系统,验证了该方法的可行性,并对该系统做了简单介绍。     

基于程序特征分析的流处理器VLIW压缩技术与解压实现

代码体积和代码稀疏是VLIW处理器一直存在的问题.通过对一系列典型应用在流处理器上的程序特征进行分析,提出了一种新的VLIW分域压缩技术,剔除各个子域中的空操作,并设计了分布式指令存储器对压缩后的代码进行解压缩执行.实验证明,该技术能够减少MASA流处理器中近39％的片外指令访存,降低约65％的片上指令存储器空间需求;同时使得指令存储器面积和系统面积分别减少了约37％和8.9％.     

一种面向多核处理器的高效并行PCA-SIFT算法

提出一种面向多核处理器的并行PCA-SIFT算法,采用数据级并行方法实现并行的特征提取和特征点匹配,将计算任务分配到各个DSP核并行处理,充分开发多核处理器的多级并行性.实验结果表明,并行PCA-SIFT算法对各种不同图像形变的图像具有良好的适应性,具有接近串行PCA-SIFT算法的图像匹配能力,平均加速比达3.12.     

多核处理器验证中存储数据错误快速定位机制

提出并实现的一种数据错误快速定位机制(Fast Fault Location Mechanism,FFLM)面向多核处理器存储系统的功能验证,FFLM基于硬件仿真器构建多端口存储器黄金模型,通过在仿真过程中实时监控存储系统与处理器核之间的访存报文,在线比较被测系统访问真实存储器的数据与黄金模型中的对应数据是否一致,在错误数据从存储系统送入处理器核的时刻就能够发现数据错误。与传统方法相比,FFLM具有仿真速度快、硬件资源代价低以及定位错误时间短的优点。对自主设计的CMP-16多核处理器进行仿真时的统计数据表明:使用FFLM后定位数据错误的速度能够比未使用FFLM时平均提高6.5倍。