基于DSP和FPGA的实时图像瞄准具的设计

提出了一种基于DSP和FPGA的实时图像瞄准具的设计方案。其核心部分实时图像处理系统的设计采用了DSP＋FPGA的混合结构,即DSP作为视频图像处理核心芯片,完成复杂的图像处理算法,而采用FPGA实现视频图像的实时采集与显示,以及系统所有时序和逻辑控制。充分利用DSP高速的图像处理能力,以及FPGA灵活的系统编程能力,大大减轻了DSP的负担,使得DSP能够专心于图像处理,极大地提高了系统的实时性、可靠性与灵活性。     

反导指控系统处理器与操作系统选用研究

反导火力单元指控系统对计算机性能的要求很高,以往单核心串行处理的模式已经不能满足其数据处理速度要求。因此,针对反导新的需求,对反导火力单元指控系统处理器与操作系统的选用进行了研究,通过对仿真试验结果数据的分析,给出了选用建议。     

一种基于FPGA的多DSP数据交换方法

随着各种信号系统复杂度的不断提高,对信号处理的要求也逐步提高,多DSP并行处理的技术应运而生并成为信号处理领域研究的热点。构建了一套多DSP的数据并行处理系统,讨论了基于FPGA的高速串行数据通信的有效方法,实现了多DSP系统内任意两片DSP间的串行数据通信,提供了一种多DSP系统中灵活的数据交换方式。     

数字波束形成技术(DBF)在雷达中的应用

数字波束形成技术是天线波束形成原理与数字信号处理技术相结合的产物,其广泛应用于阵列信号处理领域。由于电磁工作环境的恶化和大量射频干扰的存在,在极低的信干噪比(SINR)条件下进行目标检测和信息提取十分困难。对于阵列系统,往往采用自适应数字波束形成(ADBF)技术,来抑制强干扰和方向性干扰对有用信号的影响。介绍了数字波束形成器的基本原理及其DSP的实现结构。     

支持原位计算的高效三角矩阵乘法向量化方法

向量化算法映射是向量处理器的难点问题。提出一种高效的支持原位计算的三角矩阵乘法向量化方法:将L1D配置为SRAM模式,用双缓冲的乒乓方式平滑多级存储结构的数据传输,使得内核的计算与DMA数据搬移完全重叠,让内核始终以峰值速度运行,从而取得最佳的计算效率;将不规则的三角矩阵乘法计算均衡分布到各个向量处理单元,充分开发向量处理器的多级并行性;将结果矩阵保存在乘数矩阵中,实现原位计算,节省了存储空间。实验结果表明,提出的向量化方法使三角矩阵乘法性能达到1053.7GFLOPS,效率为91.47%。     

基于DSP+FPGA的飞控系统硬件平台设计

针对某浮空器飞控系统多接口通信、低功耗、小体积、低成本的应用需求,设计了基于DSP+FPGA的飞控系统硬件平台。介绍了硬件平台总体结构设计;对飞控系统的接口资源模块及系统电源模块进行了设计;通过单板调试和搭建集成测试平台对硬件平台的硬件特性及接口功能进行了验证。验证结果表明:硬件平台具有高数据处理性能、良好接口协同工作能力、低功耗、开发成本低等特点,能够满足飞控系统的工作需求。此硬件平台可广泛应用于导航监测领域,为今后飞控系统的设计提供了广阔的思路。     

一种基于DSP的雷达/电视视频图像压缩解压缩技术

在基于多媒体DSP处理器DM642并行处理平台上,提出一种雷达、电视视频图像压缩解压缩技术系统方案。采用多尺度小波分解技术和MPEG4压缩解压缩技术,分别对采样后的雷达视频、电视及红外视频数据压缩并分发到网络,由终端接收解压缩后融合实现多层多窗口综合显示。应用该方案可以实现舰载视频传感器和显控台以及武器系统的动态组合,提高装备的使用灵活性。     

Motorola DSP560XX DSP应用开发系统的使用方法

本文介绍了DSP560XX DSP开发系统的基本组成、功能和使用方法,详细阐述了其软件开发调试方法,对不易掌握的要点作了重点阐述,并给出笔者在开发过程中摸索出来的新的调试方法。熟练掌握其调试开发工具对于加快DSP芯片的开发速度十分重要。     

一种舰载传感器图像编码实现方法

针对舰船传感器视频信号高清化和数字视频总线传输实时化需求,分析多核DSP并行处理和JPEG编码算法的基础上,提出了基于多核DSP的JPEG图像编码实现方法,以TI公司TMS320C6678数字信号处理器为硬件平台,实现了多核DSP核间高效通信和任务级并行处理。实验测试JPEG算法核心组件,优化编码子系统可进一步提升系统处理能力;实验结果表明,基于八核DSP的JPEG编码系统的实时处理能力比单核系统提升了5倍,提高了视频图像压缩效率,满足数字视频总线实时性传输要求。     

二维矩阵卷积在向量处理器中的设计与实现

为了加快卷积神经网络模型的计算速度,便于大规模神经网络模型在嵌入式微处理器中的实现,以FT-matrix2000向量处理器体系结构为研究背景,通过对多核向量处理器体系结构的分析和对卷积神经网络算法的深入研究,提出将规模较小的卷积核数据置于标量存储体,尺寸较大的卷积矩阵置于向量存储体的数据布局方案。针对矩阵卷积中数据难以复用的问题,提出根据卷积核移动步长的不同动态可配置的混洗模式,通过对所取卷积矩阵元素进行不同的移位操作,进而大幅提高卷积矩阵数据的复用率。针对二维矩阵卷积由于存在数据相关性进而难以多核并行的问题,提出将卷积矩阵多核共享,卷积核矩阵多核独享的多核并行方案。设计了卷积核尺寸不变、卷积矩阵规模变化和卷积矩阵尺寸不变、卷积核规模变化的两种计算方式,并在主流CPU、GPU、TI6678、FT-matrix2000平台进行了性能对比与分析。实验结果表明:FT-matrix2000相比CPU最高可加速238倍,相比TI6678可加速21倍,相比GPU可加速663 805倍。