众核处理器访存链路接口的FPGA验证

面向众核处理器提出一种访存链路接口的现场可编程门阵列(Field-Programmable Gate Array,FPGA)验证平台,用于对处理器访存链路关键部件进行功能及可靠性测试。提出片上读写激励自动产生与检查机制、以太网接口硬件用户数据报协议(User Datagram Protocol,UDP)协议栈和FPGA芯片间多通道并行链路三项关键技术并进行设计实现。实验结果表明提出的各项关键技术功能正确,不仅丰富了功能验证中随机激励产生及结果验证的手段,而且实现了对链路数据检错和多lane间延迟偏斜纠正逻辑的可靠性测试与评估。经过该平台验证的访存链路接口在实际芯片中通过了功能正确性测试,证明了验证的有效性。     

基于DSP的双伺服驱动系统

针对某型火炮伺服系统的数字化改造,设计了一种基于单片DSP的双伺服驱动系统.本设计利用电机控制专用芯片--TMS320LF2407A,独立输出两路PWM控制信号,分别驱动高低和方位两个伺服电机.功率放大电路采用工作在受限单极倍频可逆PWM控制模式下的H桥结构.试验表明,该数字伺服系统工作可靠、动态响应快、噪音低.     

基于共享Cache多核处理器的Radix聚集连接优化

基于目前主流的多核处理器,研究了数据库Radix-Join算法中的聚集连接优化.针对多线程聚集连接执行时,线程Cache访问缺失严重的问题,采用预读线程预先将聚集连接线程需要访问的聚集对从内存读入L2-Cache,提高了线程的Cache访问性能.并根据聚集连接执行时的代价模型,优化了聚集连接执行框架和各种线程参数.在实验中,基于内存数据库EaseDB实现了本文提出了算法,实验结果表明,聚集连接性能得到较大提高.     

一种面向异构多核DSP的数据流传输控制引擎设计与评测

根据多核DSP的应用特点,介绍了一种面向异构多核DSP的数据流传输控制引擎(DSTCE)的结构与设计,并实现了基于DSTCE的数据流前瞻传输技术.该技术以可编程的DSTCE模块为核心,实现了超节点内各个端口之间以及超节点之间的高效数据流传输,而且将传输过程与多核间的数据前瞻和编程模型有机结合起来.该技术避免了复杂的Cache一致性问题,显著提高了大规模多核DSP计算与访存的并行性.实验结果表明,采用DSTCE的多核DSP单个超节点的性能平均提高了22%,两个超节点情况下基于DSTCE结构的系统比基于CC-NUMA结构的系统性能平均提高了14%.     

基于DSP的导弹发射控制通道检测系统研究

为了提高导弹发射控制系统的故障诊断能力和实时性,满足系统多通道检测的需要,研究了基于DSP的发射控制通道检测系统。该系统具有自测试功能,能够根据发控计算机指令完成多通道信号的采集、保存和上传。经测试,该系统运行稳定可靠,各功能达到发射控制系统要求。     

机载脉冲多普勒雷达的自适应旁瓣对消实现方法

简要介绍了自适应旁瓣对消的基本原理。重点研究了自适应旁瓣对消在机载脉冲多普勒雷达中的工程实现方法,该方法打破了自适应旁瓣对消目前只能应用于采用低重脉冲重复周期的脉冲多普勒雷达的限制。通过对自适应旁瓣对消结果的分析,表明该方法完全能够满足现有机载脉冲多普勒雷达抗有源旁瓣干扰的需求。     

一种无缓冲的光互连网络的吞吐率性能分析及优化

针对当前高性能计算机光互连网络中存在的光缓冲不易实现的问题,提出了一种无缓冲的光互连网络结构BOIN,并在对网络结构进行建模和分析的基础上,研究了网络的吞吐率随不同的输入负载和网络规模而变化的规律,给出了在一定的互连总规模和输入负载下,网络实际吞吐率达到最大值时网络拓扑结构所必须满足的条件.最后用模拟实验证明了这一结果的正确性.     

超级计算机发展的新技术和新观念

近年来,超级计算机技术的新发展和研制超级计算机的新观念表明,更高性能超级计算机的体系结构正酝酿着新的变化;研制更高性能超级计算机不但应重视性能价格比,而且应重视性能拥有代价比;研制超级计算机不再是超级计算机公司的专利;人们不但需要高性能计算机,还需要高生产率计算机。     

利用DSP实现多载波调制的研究

本文简要介绍多载波调制技术,对利用DSP实现O-QAM多载波调制技术的原理和方法进行了分析,并给出了在军事超短波通信数据传输中的实际应用。     

基于ARM7的激光测距机性能检测仪的研制

基于无靶板消光比检测原理,以嵌入式处理器ARM 7为核心,设计实现了一套便携式激光测距机性能检测仪。该仪器可用于野外条件下对多种型号激光测距机的测距能力进行自动、快速和不解体检测,获取工作状态信息和信号参量,为维修人员提供快捷方便的检修平台。应用结果表明:该仪器不受环境条件限制,结构紧凑、轻便,可靠性高,便于快速准确检测激光测距机的性能状态,极大地提高了检修效率。