基于数据站场的系统效能评估决策支持方法

随着信息技术的发展,系统信息量的提升给军事系统效能评估带来了新的问题。针对系统效能分析数据非线性、高维数、强耦合的特点,提出了一种基于数据站场技术的效能评估决策支持方法。通过数据恢复、约减、求精与重构操作,对评估数据进行了处理,并搭建了数据站场立方体,降低了数据间的依赖性,满足了不同层面系统分析的需求。以面向任务的网络化火控系统的为例,进行了系统效能评估、时效性评估和指标分析,从三个层次验证了方法的有效性与可行性。将数据挖掘技术应用到仿真系统效能评估决策中,获得了更广泛的应用。     

一种新型动态贝叶斯网络及其在威胁评估中的应用

针对利用基本贝叶斯网络进行威胁评估时的不足,提出利用变结构区间概率动态贝叶斯网络(VSIP-DBN)进行威胁评估。对所提出的VSIP-DBN给出了其推理算法。在充分考虑目标的空战态势及空战能力下,建立了威胁评估的VSIP-DBN模型。将观测到的数据利用VSIP-DBN推理算法进行推理,推理结果就是目标的威胁等级。以往的威胁评估需要精确获得目标的模型参数和观测数据,通过仿真对比分析,利用VSIP-DBN建立的威胁评估模型不需要精确给出模型参数,即使出现观测数据的误差,仍能准确评估出目标的威胁程度。     

基于OMAPl510单兵通信系统中头盔子系统的实现

OMAPl510是德州仪器TI公司的双核架构处理器,整合了一个控制性能强的ARM925处理器、一个低功率消耗的高效能TMS320C55X数位信号处理器DSP。文中首先描述单兵通信系统的组成,并给出以头盔子系统为核心的基本工作原理图。然后介绍了0MAPl510的硬件架构和软件架构,并较为详尽地给出实现头盔子系统的蓝牙主控程序的主要代码。最后针对此头盔子系统蓝牙无线通信距离的局限性,提出与头盔共形的微带阵列天线的改进方案。     

加强非现役警卫执勤队伍建设浅探

省军区系统驻地分散、重要目标多、编内人员少,由于现役警卫执勤力量相对不足,需要动用非现役人员参与执勤工作。但非现役警卫执勤人员缺少法定身份和执法资格,其教育、训练、管理和抚恤、奖惩等都没有明确依据和制度规范,而且其保障标准不一、人员流动快、队伍不稳定、能力素质偏低。鉴此,必须从提高依法治军水平和促进部队安全防范能力的角度出发,深化问题意识,切实抓好非现役人员警卫执勤队伍建设,打牢部队安全稳定基础。     

刍议复杂系统视角下的战斗力生成模式转变

信息化条件下的战争正日益表现为复杂系统之间的体系作战能力的对抗,运用复杂系统理论来解析战斗力生成模式,对深入把握战争规律具有一定的参考价值。文章运用复杂理论视角,从生成目标、生成机理、生成过程和生成方式等四个方面,阐述了信息化条件下的战斗力生成模式。     

全极化雷达的多任务压缩感知目标识别方法

为有效利用全极化雷达高分辨距离像(High Resolution Range Profile,HRRP)的丰富特征信息和全极化样本中各单极化HRRP均对应于相同目标姿态的特性,提出一种基于多任务压缩感知的全极化雷达目标识别方法。该方法约束在不同极化字典中选择来自相同角域的字典原子对相应极化方式下的HRRP进行表示,可以有效利用不同极化HRRP之间的相关信息提高目标识别性能。基于电磁散射数据对所提出的方法进行了测试,实验结果证明了方法的有效性。     

考虑弹体动态特性的机动效率约束导引律

针对考虑交会角和过载约束导引律在大机动时能量损失大的问题,提出一种考虑导弹机动效率的多约束制导律。应用最优二次型原理推导出考虑一阶弹体延迟的时变导引系数闭环次优制导形式,将导弹机动时刻阻力系数引入时变权系数,并通过迭代确定机动效率约束边界。将时变约束表示成剩余时间与弹体延迟时间的函数,代入制导指令,进行弹道仿真。结果表明,对于常值与机动目标,文中制导律与过载约束导引律同只考虑交会角约束的导引律相比,对目标均能实现末端弹道成型要求,而考虑机动效率的制导指令分配更为合理,在避免指令加速度饱和的同时有效降低了拦截末端速度损耗,提高制导精度与毁伤效果。且该制导律中时变权系数无须配平求解,在保证精度的同时极大地提高了迭代速度。     

时间序列分析中的模型定阶策略

模型的定阶问题是时间序列分析(包括参数谱估计、系统辨识,回归分析)研究领域中的一个重要问题。本文对现有的数种模型定阶方法,进行了分析、讨论和归纳,指出了它们所适用的场合及优劣。     

一种三自由度模型姿态调整机构的正反解分析

提出了一种三自由度模型姿态调整机构。采用回转矩阵方法分析了模型姿态与输入角度的关系,给出了机构的正解,结果表明模型姿态的三个自由度之间存在耦合关系,且表现出非线性。利用机构的运动特点,采用几何方法给出了反解,避免了数值解法的缺陷。     

用FPGA实现浮点FFT处理器的研究

针对定点FFT处理器精度不高的缺点,提出了浮点格式FFT处理器的FPGA硬件实现方案。详细阐述了FFT处理器的自定制浮点格式确定、算法选择和浮点加法实现等关键技术。该处理器已投入使用,工作性能稳定,系统时钟80MHz,完成1024点FFT IFFT运算只需64μs,误差小于-80dB。