全文获取类型
收费全文 | 40篇 |
免费 | 45篇 |
国内免费 | 3篇 |
出版年
2024年 | 3篇 |
2023年 | 1篇 |
2022年 | 2篇 |
2021年 | 2篇 |
2020年 | 3篇 |
2019年 | 1篇 |
2018年 | 1篇 |
2017年 | 3篇 |
2016年 | 5篇 |
2015年 | 2篇 |
2013年 | 7篇 |
2012年 | 13篇 |
2011年 | 9篇 |
2010年 | 4篇 |
2009年 | 2篇 |
2008年 | 4篇 |
2006年 | 4篇 |
2005年 | 1篇 |
2004年 | 3篇 |
2003年 | 1篇 |
2002年 | 1篇 |
2001年 | 4篇 |
2000年 | 2篇 |
1999年 | 2篇 |
1998年 | 1篇 |
1997年 | 1篇 |
1995年 | 1篇 |
1992年 | 1篇 |
1990年 | 2篇 |
1989年 | 2篇 |
排序方式: 共有88条查询结果,搜索用时 46 毫秒
31.
基于数字射频存储(digital radio frequency memory,DRFM)技术的转发式欺骗干扰与真实雷达回波高度相干,这导致雷达难以分辨真假目标。针对该问题,提出一种基于Hough变换的DRFM欺骗干扰检测方法。建立基于线性调频的干扰信号模型,分析其谐波分量的频谱特性,采用短时傅里叶变换和二维恒虚警率检测器对干扰信号进行特征提取,并利用Hough变换完成欺骗干扰检测。所提方法是基于DRFM欺骗干扰本身的特征,不依赖于先验信息与应用场景,计算复杂度低,且在低信噪比条件下具有良好的检测性能。计算机仿真实验验证了方法的有效性。 相似文献
32.
本文以排队论为工具建立了紧耦合多处理机系统存贮器的排队模型。通过对存贮体忙期的分析,得出了存贮器有效频带的解析表达式,研究了在保证存贮器有效频带最大的情况下,处理机的访存请求率λ、存贮体的服务率μ和存贮体数m 三者之间的关系。 相似文献
33.
针对现代装备测试性需求,利用ARM微处理器构建了基于CAN总线网络的多路嵌入式数据采集系统,介绍了嵌入式数据采集系统硬件组成、硬件模块实现以及软件设计;检测数据经过CAN总线存入SD卡存储器,并进行后期数据的存取和处理.实验结果表明,该系统能够可靠、准确地对多路信号进行采集,实现对火炮装备的检测. 相似文献
34.
并行应用程序中绝大部分的访存是对私有数据的访问,在cache一致性协议上不会产生冲突。传统一致性协议没有根据程序私有数据的访问模式进行针对性设计,存在着很大的优化空间。针对以上的问题,提出了一种支持私有状态的cache一致性协议PMESI,通过动态关闭和激活内存空间的cache一致性目录,优化私有内存空间的访问延迟和功耗。通过时钟精确模拟器的测试,PMESI协议优化了程序中54%的访存,并行程序的执行时间平均缩短了9%。 相似文献
35.
内存泄漏是C程序中常见的错误.从面向具体错误类型的测试思想出发,结合静态测试的特点,给出了一种静态查找此类错误的方法.此方法已经实现,并将应用于实际的测试过程. 相似文献
36.
磁记忆检测信号易被外界噪声污染,使缺陷信号的可检测性受到极大影响。为消除噪声信号的不利影响,通过优化传统算法进行了磁记忆信号的消噪。硬阈值去噪得到的估计小波系数值连续性差,并会引起重构信号的振荡;而软阈值去噪会与原来的小波系数存在恒定偏差。在软、硬阈值函数的基础上,提出了一种改进型阈值函数,该阈值函数在一定程度上克服了传统方法的不足之处。仿真试验结果表明了改进型阈值函数对去除磁记忆信号噪声的适用性。 相似文献
37.
代码体积和代码稀疏是VLIW处理器一直存在的问题.通过对一系列典型应用在流处理器上的程序特征进行分析,提出了一种新的VLIW分域压缩技术,剔除各个子域中的空操作,并设计了分布式指令存储器对压缩后的代码进行解压缩执行.实验证明,该技术能够减少MASA流处理器中近39%的片外指令访存,降低约65%的片上指令存储器空间需求;同时使得指令存储器面积和系统面积分别减少了约37%和8.9%. 相似文献
38.
提出并实现的一种数据错误快速定位机制(Fast Fault Location Mechanism,FFLM)面向多核处理器存储系统的功能验证,FFLM基于硬件仿真器构建多端口存储器黄金模型,通过在仿真过程中实时监控存储系统与处理器核之间的访存报文,在线比较被测系统访问真实存储器的数据与黄金模型中的对应数据是否一致,在错误数据从存储系统送入处理器核的时刻就能够发现数据错误。与传统方法相比,FFLM具有仿真速度快、硬件资源代价低以及定位错误时间短的优点。对自主设计的CMP-16多核处理器进行仿真时的统计数据表明:使用FFLM后定位数据错误的速度能够比未使用FFLM时平均提高6.5倍。 相似文献
39.
为了提高片上缓存的速度、降低面积和功耗,提出了一种存储体编译和布局协同的片上缓存设计方法。该方法基于存储体在芯片上的不同空间位置预估该存储体的时序余量,分别采用拆分/合并、尺寸调整、阈值替换和长宽比变形等多种配置参数穷举组合进行存储体编译,根据时序余量选择最优的静态随机存取存储器存储体编译配置。将该方法与现有的物理设计步骤集成为一个完整的设计流程。实验结果表明,该方法能够降低约9.9%的功耗,同时缩短7.5%的关键路径延时。 相似文献
40.