“小机构”的“大智慧”——美国高能激光技术联合办公室

美国国防部在世纪伊始成立的高能激光技术联合办公室专职人员不到10人,却能高效调动创新体系中所有创新单元,长期保持战略先导地位。本文全面介绍联合办公室的使命职能、编制组成、运行方式、科研项目、代表性成果以及重要决策,旨在为技术创新和管理创新提供参考和借鉴。     

并行程序运行故障原因识别

高性能计算系统的复杂性和规模的不断增长使得系统的平均无故障时间越来越短,因此系统的硬软件故障导致并行程序运行出错的概率随之增加。此外,并行程序本身可能存在的编程错误也会导致运行出错。由于处理上述两类故障原因的措施迥异,所以在程序运行出现故障时,用户需要关注故障原因的类别。针对这一问题,设计和实现了一种基于作业管理系统Slurm的并行程序运行故障原因识别系统。通过对Slurm进行扩展,监控作业状态,重提交和重运行作业。根据作业运行结果,区分故障原因类别。故障注入方式进行的实验表明,该系统具有较高的识别准确率。     

新型微纳材料制备的高性能室温太赫兹光电探测器

可室温运转的高灵敏度太赫兹探测器是该领域的难点。热电原理的太赫兹探测器为解决室温下的宽频段、高灵敏探测提供可能。通过利用石墨烯和钙钛矿等新型微纳材料的高载流子迁移率和优异的热电性能,制备出高性能室温运转的太赫兹光电探测器,探测的光电响应度最高可达到271 mA/W,响应时间小于20 ms。研究表明,石墨烯和钙钛矿等光热电探测器有望成为太赫兹频段新一代高性能探测器。     

电传动装甲车辆负载功率预测实时能量管理策略

针对电传动装甲车辆负载功率预测功能缺失导致控制作用滞后的问题,提出一种具有较高负载功率预测精度的实时能量管理策略。在分析整车结构的基础上,采用理论分析和数据拟合方法,建立各动力源数学模型。将差分自回归移动平均模型和自适应马尔可夫链两种预测方法相结合,设计非平稳趋势性负载功率组合预测方法。在非线性模型预测控制框架下,构建多目标优化函数,采用序列二次规划法在有限时域内实时求解最优控制指令,优化多动力源协调控制过程。依托硬件在环仿真平台进行多路面行驶实验,对比有无功率预测的能量管理控制效果。结果表明,改进的实时能量管理策略对未来负载功率具有较好的预见性,能够显著优化多动力源协调控制过程,提升车辆燃油经济性,稳定母线电压和电池荷电状态,对传统模型预测控制下的工程应用场景具有一定借鉴意义。     

分布式储能技术的探索与实践

文章阐述了分布式储能技术的重要意义,介绍了分布式储能技术在经济社会可持续发展重要领域——能源互联网发展中的重要地位,并对分布式储能的技术形态与载体进行了分析,最后以信息网络重要组成部分——数据中心为应用场景,对分布式储能技术的实践进行了探讨。     

未来能量互联的关键设备——固态变压器

固态变压器作为能源互联网中实现能量转换和控制的关键设备,有很多方面需要进行深入研究,文章结合固态变压器的自身特点,对其主要发展的核心技术,包括基于SiC新型宽禁带材料的研制、基于SiC的固态功率器件和固态变压器设计与实现、固态变压器的先进控制策略研究等进行了详细阐述。     

高层建筑外保温层火灾特点及扑救对策探讨

鉴于建筑外保温层火灾蔓延速度快,烟雾生成量大、毒性强,易形成隐匿燃烧,受室外风影响较大,且火场交通条件差,移动灭火装备使用受限等特点,提出快速调集处置力量,充分利用固定消防设施,设置中转水囊,合理选择水枪阵地,正确处理内攻和外攻关系,搞好战勤保障及现场清理等火灾扑救对策,为消防部队扑救此类火灾提供一定的战术指导和借鉴.     

基于FPGA的二维DCT／IDCT高速设计与实现

二维离散余弦／反余弦变换是图像处理算法的核心。基于DSP处理器或软件实现速度较低,以及ASIC实现芯片的面积和功耗都较大,本文研究了一种基于行列分解结构的二维DCT／IDCT变换,在两级一维DCT／IDCT变换之间插入双RAM结构,通过乒乓操作保证了前后级DCT／IDCT运算的并行性,提高了运算速度。电路结构在QuartusII中进行了逻辑综合,通过Modelsim编写激励对逻辑功能进行了仿真验证,并将仿真结果与Mat—lab仿真结果进行了比较。结果表明该模块功能正确,能够为图像处理提供良好的处理性能。     

非相参三点源有源诱偏下ARM弹着点研究

非相参多点源诱偏技术是对抗反辐射导弹(ARM)的有效手段。以ARM目标分辨的二分组理论和双点源诱偏的仿真结果为依据,对等功率三点源诱偏的2种经典布局的ARM落点整体分布进行预测。通过对ARM落点和系统被击中概率曲线的分析及拟合处理,验证了预测的正确性及系统被击中概率与占地面积的相关性,为通信辐射源抗ARM的布设提供一定的参考。     

基于准循环双对角阵的LDPC码编码算法

针对校验矩阵形如准循环双对角阵的结构化LDPC码,对比研究了两类高效的编码算法:矩阵分解编码算法和分项累加递归编码算法,证明了两类算法从实现角度是等价的,但分项累加递归编码算法推导更为直观,且便于硬件并行实现。基于分项累加编码算法,提出了一种适合准循环双对角LDPC码的部分并行编码结构,设计实现了IEEE 802.11n标准中的LDPC码编码器。FPGA实现结果表明,所设计的LDPC编码器具有硬件开销较小、吞吐率高的优点,在码长为1944bit、码率为5/6时信息比特吞吐率最高可达13Gbps。