全文获取类型
收费全文 | 53篇 |
免费 | 48篇 |
国内免费 | 3篇 |
专业分类
104篇 |
出版年
2024年 | 3篇 |
2023年 | 1篇 |
2022年 | 3篇 |
2021年 | 1篇 |
2020年 | 3篇 |
2019年 | 4篇 |
2018年 | 5篇 |
2017年 | 4篇 |
2016年 | 6篇 |
2015年 | 2篇 |
2014年 | 1篇 |
2013年 | 8篇 |
2012年 | 13篇 |
2011年 | 7篇 |
2010年 | 4篇 |
2009年 | 2篇 |
2008年 | 3篇 |
2006年 | 5篇 |
2005年 | 1篇 |
2004年 | 4篇 |
2003年 | 2篇 |
2002年 | 1篇 |
2001年 | 4篇 |
2000年 | 2篇 |
1999年 | 2篇 |
1998年 | 3篇 |
1997年 | 2篇 |
1996年 | 1篇 |
1995年 | 1篇 |
1994年 | 1篇 |
1992年 | 1篇 |
1990年 | 2篇 |
1989年 | 2篇 |
排序方式: 共有104条查询结果,搜索用时 0 毫秒
51.
为降低消费者租借云计算系统资源的开销,提出了成本约束的内存预留随机整数线性规划模型及方法。结合预留计划和按需计划的内存资源价格,设计包含成本及资源总量约束条件的随机开销函数,并以函数期望值最小化为目标,基于内存消耗量概率分布求出优化的内存预留量。试验表明,消费者利用该方法租借资源的开销比利用预留计划、按需计划及同类方法租借资源的开销更小。 相似文献
52.
面向众核处理器提出一种访存链路接口的现场可编程门阵列(Field-Programmable Gate Array,FPGA)验证平台,用于对处理器访存链路关键部件进行功能及可靠性测试。提出片上读写激励自动产生与检查机制、以太网接口硬件用户数据报协议(User Datagram Protocol,UDP)协议栈和FPGA芯片间多通道并行链路三项关键技术并进行设计实现。实验结果表明提出的各项关键技术功能正确,不仅丰富了功能验证中随机激励产生及结果验证的手段,而且实现了对链路数据检错和多lane间延迟偏斜纠正逻辑的可靠性测试与评估。经过该平台验证的访存链路接口在实际芯片中通过了功能正确性测试,证明了验证的有效性。 相似文献
53.
并行应用程序中绝大部分的访存是对私有数据的访问,在cache一致性协议上不会产生冲突。传统一致性协议没有根据程序私有数据的访问模式进行针对性设计,存在着很大的优化空间。针对以上的问题,提出了一种支持私有状态的cache一致性协议PMESI,通过动态关闭和激活内存空间的cache一致性目录,优化私有内存空间的访问延迟和功耗。通过时钟精确模拟器的测试,PMESI协议优化了程序中54%的访存,并行程序的执行时间平均缩短了9%。 相似文献
54.
内存锁定是一种保证某进程驻留在内存而不需换页的方法。在实时环境中 ,系统应保证将某进程锁定在内存中 ,以减少数据访问、指令读取、进程间缓冲区切换等等引起的延迟。将一个进程的地址空间锁定在内存中 ,就为应用的响应时间满足实时需要提供了保障。一般来说 ,对时间要求苛刻的进程应锁定在内存中。本文主要以实时环境为背景 ,阐述了内存锁定和解锁函数以及在多进程下内存锁定技术的应用。 相似文献
55.
为提升物联网与边缘计算应用中前端节点间的数据访问效率,提出了一种新型远程零拷贝文件系统。该文件系统无须借助特殊硬件,可直接基于通用网卡设备实现零拷贝的数据传输框架;充分利用新型非易失内存的随机访问特性,尽可能减少数据缓存和拷贝,提高数据访问的吞吐量。建立缓冲区池,精简并融合传统网络栈和存储栈,从而缩短文件访问路径,减少软件冗余,降低数据访问延迟。最终提供高带宽、低延迟的远程数据访问性能。测试结果表明,远程零拷贝文件系统比传统网络文件系统减少了42.26%~99.19%的读写延迟,细粒度访问下的吞吐量最高可提升1297倍,显著降低了处理器开销和缓存失效次数。 相似文献
56.
在流编程模型下建立了一个新的存储一致性模型--流一致性模型,它比传统的释放一致性模型更加松弛.讨论了流一致性模型对程序设计和系统设计的要求,给出了一个正确的系统实现,并且指出流一致性模型的编程和实现并不比现有的一致性模型复杂. 相似文献
57.
代码体积和代码稀疏是VLIW处理器一直存在的问题.通过对一系列典型应用在流处理器上的程序特征进行分析,提出了一种新的VLIW分域压缩技术,剔除各个子域中的空操作,并设计了分布式指令存储器对压缩后的代码进行解压缩执行.实验证明,该技术能够减少MASA流处理器中近39%的片外指令访存,降低约65%的片上指令存储器空间需求;同时使得指令存储器面积和系统面积分别减少了约37%和8.9%. 相似文献
58.
提出并实现的一种数据错误快速定位机制(Fast Fault Location Mechanism,FFLM)面向多核处理器存储系统的功能验证,FFLM基于硬件仿真器构建多端口存储器黄金模型,通过在仿真过程中实时监控存储系统与处理器核之间的访存报文,在线比较被测系统访问真实存储器的数据与黄金模型中的对应数据是否一致,在错误数据从存储系统送入处理器核的时刻就能够发现数据错误。与传统方法相比,FFLM具有仿真速度快、硬件资源代价低以及定位错误时间短的优点。对自主设计的CMP-16多核处理器进行仿真时的统计数据表明:使用FFLM后定位数据错误的速度能够比未使用FFLM时平均提高6.5倍。 相似文献
59.
为提高在弹道计算和弹丸设计中弹丸空气动力系数精度,采用隐式LU算法求解N S方程并考虑代数湍流模型,在旋转物面边界条件下计算弹丸的阻力、升力、俯仰力矩、滚转阻尼力矩、马格努斯力和力矩。通过对美国T388等弹丸的气动力系数计算并与弹道靶试验数据进行比较,以及对某榴弹的气动力计算结果在弹道计算中进行应用分析,表明用数值模拟得到的旋转弹丸空气动力系数好于以前用工程方法给出的结果。 相似文献
60.
本文以排队论为工具建立了紧耦合多处理机系统存贮器的排队模型。通过对存贮体忙期的分析,得出了存贮器有效频带的解析表达式,研究了在保证存贮器有效频带最大的情况下,处理机的访存请求率λ、存贮体的服务率μ和存贮体数m 三者之间的关系。 相似文献