面向数字射频存储的雷达欺骗干扰检测方法

基于数字射频存储(digital radio frequency memory,DRFM)技术的转发式欺骗干扰与真实雷达回波高度相干,这导致雷达难以分辨真假目标。针对该问题,提出一种基于Hough变换的DRFM欺骗干扰检测方法。建立基于线性调频的干扰信号模型,分析其谐波分量的频谱特性,采用短时傅里叶变换和二维恒虚警率检测器对干扰信号进行特征提取,并利用Hough变换完成欺骗干扰检测。所提方法是基于DRFM欺骗干扰本身的特征,不依赖于先验信息与应用场景,计算复杂度低,且在低信噪比条件下具有良好的检测性能。计算机仿真实验验证了方法的有效性。     

加权核范数最小化和改进小波阈值函数的图像去噪算法

针对加权核范数最小化算法存在结构残余噪声以及无法较好地保持图像边缘结构的问题,提出基于加权核范数最小化和改进小波阈值函数的图像去噪算法。利用全变分模型对噪声图像进行初步去噪,使用噪声图像与初步去噪后的图像进行差分运算,对差分后得到的噪声残差图像使用改进的小波阈值函数去噪,将小波去噪后的残差图像与初步去噪图像叠加,将叠加后的图像使用基于残余噪声水平迭代的加权核范数最小化算法进行二次去噪。相较于当下主流去噪算法,经该算法处理后的图像的PSNR和SSIM值均有所提升,能够更好地保持图像的纹理结构,且在高噪声环境下效果更佳。     

基于小波变换的舰船辐射噪声调制特征分析

舰船辐射噪声在不同频带上的调制是有差异,利用多子带技术可以得到不同频带上的调制谱.研究了多子带分析技术以及利用小波包分析获得不同频带上的调制谱技术,利用最小信息熵准则对小波包分解进行了优化.双比两种方法,得到了一些有益的结论.试验表明,多子带分析技术对识别工程应用有指导意义.     

基于"姿态矩阵"量测的机载导弹传递对准技术

"速度+姿态"量测匹配方案是目前比较理想的机载导弹传递对准技术.采用"姿态"量测时存在矩阵计算量大等缺点,在具体工程应用时更会受到计算机速度的限制,尤其是需要快速进行卡尔曼滤波计算时.引入了一种与"姿态"量测具有相同特点的"姿态矩阵"量测方案,设计了快速对准卡尔曼滤波器,并进行了仿真分析.结果表明是一种具有工程意义的实用快速传递对准技术.     

DFT的Z变换算法

文中讨论了用Z变换计算DFT的方法。对于N=2~t的DFT,本算法所需的加法及乘法量分别为:(?),与Cooley-Tukey基-2算法比较,乘法量与加法量均减少25%,文中还讨论了本算法在微机上的实现,给出流程图。在运算时间上,本算法与通用FFT算法程序进行比较:节省时间30%。     

作战协同关系超图模型

在分析超图和作战协同相关概念基础上,采用形式化方式对抽象化的作战协同关系进行了描述,定义了协同关系矩阵,创新性地根据超图相关概念构建了作战协同超图模型,并根据模型定义了顶点度和关联系数等支持作战协同关系分析的特征参数。通过实验建立了某想定数据中的火力协同关系超图模型,并进行了度和关联系数的分析,实验结果证明了作战协同关系超图模型的可用性。     

矩阵变换器自抗扰控制策略研究

矩阵变换器的输出电压易受各种因素的影响,为了改善输出性能,将自抗扰控制技术应用于矩阵变换器的闭环控制中。分析了自抗扰控制器的特性,提出了一种双闭环自抗扰控制策略,即电流内环与电压外环均采用一阶简化的自抗扰控制算法。仿真结果表明:该方法不仅可以有效地抑制多种扰动的影响,而且比PI控制具有更优的动静态性能,可满足高性能矩阵变换器系统的控制要求。     

自适应控制中的Hartley块算法及实验

针对小波包自适应控制子频带内包含大量卷积和相关运算导致算法收敛速度慢的问题,提出基于Hartley块的小波包滤波最小均方算法。将快速Hartley变换引入块算法,实现频域内快速卷积和相关运算;在子频带内应用Hartley块算法生成控制信号,通过重叠保留法提出基于Hartley块的小波包滤波最小均方算法;通过仿真和实验研究了定频和扫频两种工况下的隔振性能和控制效果。结果表明,基于Hartley块的小波包滤波最小均方算法不仅可以大幅缩短收敛时间,还能显著提高控制精度,且鲁棒性和稳定性良好,能够很好地应用在工程实际中。     

线性调频连续波雷达低空小目标长时间相参积累方法

针对小型无人机目标雷达回波弱、目标检测难的问题,研究了在线性调频连续波(linear frequency modulation continuous wave, LFMCW)体制雷达下的长时间相参积累方法。通过推导LFMCW雷达回波表达式,提出了基于时域差频信号线性调频-Z变换的拉东-傅里叶变换实现方法。评估了该方法的运算量,并与频域实现的方法进行对比。经过仿真和实测数据验证了本文算法对LFMCW雷达下的弱目标相参积累的有效性。     

基于准循环双对角阵的LDPC码编码算法

针对校验矩阵形如准循环双对角阵的结构化LDPC码,对比研究了两类高效的编码算法:矩阵分解编码算法和分项累加递归编码算法,证明了两类算法从实现角度是等价的,但分项累加递归编码算法推导更为直观,且便于硬件并行实现。基于分项累加编码算法,提出了一种适合准循环双对角LDPC码的部分并行编码结构,设计实现了IEEE 802.11n标准中的LDPC码编码器。FPGA实现结果表明,所设计的LDPC编码器具有硬件开销较小、吞吐率高的优点,在码长为1944bit、码率为5/6时信息比特吞吐率最高可达13Gbps。