65纳米工艺双层三维静态存储器的软错误分析与评估

首先搭建了3D SRAM软错误分析平台,可以快速、自动分析多层die堆叠结构3D SRAM的软错误特性。此平台集成了多种层次模拟软件Geant4、TCAD、Nanosim,数据记录处理软件ROOT,版图处理软件Calibre,以及用于任务链接和结果分析的Perl和shell脚本。利用该平台,对以字线划分设计的3D SRAM和同等规模的2D SRAM分别进行软错误分析,并对分析结果进行了对比。对比分析表明2D 和3D SRAM的翻转截面几乎相同,但3D SRAM单个字中发生的软错误要比2D SRAM更严重,导致难以使用ECC技术对其进行加固。静态模式下2D SRAM和3D SRAM敏感节点均分布于存储阵列中,表明静态模式下逻辑电路不会引发软错误。     

Clifford分析中K超正则函数的Riemann边值问题

Clifford分析中的函数理论被广泛研究,得到的许多结果推广了经典复分析中解析函数的理论。文中研究了Clifford分析中K超正则函数的Riemann边值问题,得到它的一种表示式和Cauchy积分公式等一些性质,利用转化法和积分方程及不动点原理证明了它的一类Riemann边值问题O解的存在唯一性。     

面向数字射频存储的雷达欺骗干扰检测方法

基于数字射频存储(digital radio frequency memory,DRFM)技术的转发式欺骗干扰与真实雷达回波高度相干,这导致雷达难以分辨真假目标。针对该问题,提出一种基于Hough变换的DRFM欺骗干扰检测方法。建立基于线性调频的干扰信号模型,分析其谐波分量的频谱特性,采用短时傅里叶变换和二维恒虚警率检测器对干扰信号进行特征提取,并利用Hough变换完成欺骗干扰检测。所提方法是基于DRFM欺骗干扰本身的特征,不依赖于先验信息与应用场景,计算复杂度低,且在低信噪比条件下具有良好的检测性能。计算机仿真实验验证了方法的有效性。     

多体存贮器有效频带分析

本文以排队论为工具建立了紧耦合多处理机系统存贮器的排队模型。通过对存贮体忙期的分析,得出了存贮器有效频带的解析表达式,研究了在保证存贮器有效频带最大的情况下,处理机的访存请求率λ、存贮体的服务率μ和存贮体数m 三者之间的关系。     

嵌入式装备测试系统设计研究

针对现代装备测试性需求,利用ARM微处理器构建了基于CAN总线网络的多路嵌入式数据采集系统,介绍了嵌入式数据采集系统硬件组成、硬件模块实现以及软件设计;检测数据经过CAN总线存入SD卡存储器,并进行后期数据的存取和处理．实验结果表明,该系统能够可靠、准确地对多路信号进行采集,实现对火炮装备的检测．     

PMESI：一种优化进程私有数据访问的缓存一致性协议

并行应用程序中绝大部分的访存是对私有数据的访问,在cache一致性协议上不会产生冲突。传统一致性协议没有根据程序私有数据的访问模式进行针对性设计,存在着很大的优化空间。针对以上的问题,提出了一种支持私有状态的cache一致性协议PMESI,通过动态关闭和激活内存空间的cache一致性目录,优化私有内存空间的访问延迟和功耗。通过时钟精确模拟器的测试,PMESI协议优化了程序中54%的访存,并行程序的执行时间平均缩短了9%。     

内存泄漏的一种静态分析方法

内存泄漏是C程序中常见的错误.从面向具体错误类型的测试思想出发,结合静态测试的特点,给出了一种静态查找此类错误的方法.此方法已经实现,并将应用于实际的测试过程.     

基于改进型小波阈值的磁记忆信号去噪研究

磁记忆检测信号易被外界噪声污染,使缺陷信号的可检测性受到极大影响。为消除噪声信号的不利影响,通过优化传统算法进行了磁记忆信号的消噪。硬阈值去噪得到的估计小波系数值连续性差,并会引起重构信号的振荡;而软阈值去噪会与原来的小波系数存在恒定偏差。在软、硬阈值函数的基础上,提出了一种改进型阈值函数,该阈值函数在一定程度上克服了传统方法的不足之处。仿真试验结果表明了改进型阈值函数对去除磁记忆信号噪声的适用性。     

基于程序特征分析的流处理器VLIW压缩技术与解压实现

代码体积和代码稀疏是VLIW处理器一直存在的问题.通过对一系列典型应用在流处理器上的程序特征进行分析,提出了一种新的VLIW分域压缩技术,剔除各个子域中的空操作,并设计了分布式指令存储器对压缩后的代码进行解压缩执行.实验证明,该技术能够减少MASA流处理器中近39％的片外指令访存,降低约65％的片上指令存储器空间需求;同时使得指令存储器面积和系统面积分别减少了约37％和8.9％.     

多核处理器验证中存储数据错误快速定位机制

提出并实现的一种数据错误快速定位机制(Fast Fault Location Mechanism,FFLM)面向多核处理器存储系统的功能验证,FFLM基于硬件仿真器构建多端口存储器黄金模型,通过在仿真过程中实时监控存储系统与处理器核之间的访存报文,在线比较被测系统访问真实存储器的数据与黄金模型中的对应数据是否一致,在错误数据从存储系统送入处理器核的时刻就能够发现数据错误。与传统方法相比,FFLM具有仿真速度快、硬件资源代价低以及定位错误时间短的优点。对自主设计的CMP-16多核处理器进行仿真时的统计数据表明:使用FFLM后定位数据错误的速度能够比未使用FFLM时平均提高6.5倍。