排序方式: 共有44条查询结果,搜索用时 46 毫秒
41.
摘要:针对现有的测试响应压缩方法在未知位处理能力、混淆能力、诊断能力和压缩能力方面只侧重于单一能力的问题,首次将LDPC编码技术应用于测试响应压缩中,提出一种基于规则LDPC码校验矩阵的测试响应压缩方法.通过对上述4种能力进行仿真分析得出,该方法与现有测试响应压缩方法相比整体性能有明显的提升. 相似文献
42.
针对校验矩阵形如准循环双对角阵的结构化LDPC码,对比研究了两类高效的编码算法:矩阵分解编码算法和分项累加递归编码算法,指出了两种算法从实现角度是等效的,但分项累加递归编码算法推导更为直观,且便于硬件并行实现。基于分项累加编码算法,提出了一种适合准循环双对角LDPC码的部分并行编码结构,设计实现了IEEE 802.11n标准中的LDPC码编码器。FPGA实现结果表明,所设计的LDPC编码器硬件开销较少,信息比特吞吐率最高能达到13Gbps。 相似文献
43.
44.