逻辑和面向对象范例集成的研究与实现

提出了结合逻辑和面向对象范例的一种新方法,其特点是在统一的逻辑语义和对象语义解释的基础上,同时支持逻辑语言的描述性特征,和面向对象语言的结构化、信息隐藏、继承等特性;并在逻辑语言的Ｈｅｒｂｒａｎｄ解释基础上,探讨了逻辑对象的语义解释;最后给出了我们根据这种方法设计并实现的面向对象逻辑程序设计系统所提供的对象操作原语。     

基于全局时态逻辑(GTL)的验证和测试生成研究

基于时态逻辑,定义了标准的逻辑操作公式、公理和扩展定理。根据测试生成和验证所要求的初始特性,提出了全局时态逻辑（Global Temporal Logic）GTL,避免了验证和测试中的回溯问题,从而提高验证和测试的效率。另外根据电路节点的扇入和扇出特性,介绍了利用时序线等启发知识来提高搜索策略的方法。     

可编程控制器直流调速系统通信监控

研究了 Ｓ Ｉ Ｅ Ｍ Ｅ Ｎ Ｓ可编程控制器与具有通信功能的直流调速器之间的通信控制，通过对系统的硬件配置、控制方式、通信软件实现介绍，给出了应用 Ｐ Ｌ Ｃ进行直流调速器串行通信监控的方法。     

On the roles of free play in army exercises and the Russians

The article outlines the essential role of free play elements in various types of exercises for the development of in-depth and practical military professionalism. It thereafter argues why such use of free play contradicts the military science founded Russian Way of War.     

基于LBDL逻辑的抗DPA攻击电路设计方法

动态差分逻辑是一种典型的电路级差分功耗攻击(DPA)防护技术.这种技术通过使逻辑门保持恒定的翻转率来降低电路功耗与数据信号之间的相关性.介绍了一种新型的、基于查找表(Look-Up-Table,LUT)结构的动态差分逻辑(LBDL),以及基于这种逻辑的集成电路设计方法.该设计方法仅需在传统的半定制设计流程中添加少量的替换操作就可以实现 ,因而比其他完全需要全定制设计的动态差分逻辑具有更好的实用性.而相对同样适用于半定制实现的动态差分逻辑 WDDL(Wave Dynamic Differential Logic),LBDL逻辑解决了逻辑门翻转时刻与数据信号之间的相关性,从而比WDDL逻辑具有更好的功耗恒定性.实验结果表明,该设计方法能够有效实现具有抗DPA攻击性能的电路.     

纳米级变频器及加法器的新概率建模方法

纳米级数字电路应用时,必须考虑设备故障对纳米级设计的影响.在马尔可夫新特性随机场基础上,提出了纳米级变频器和加法器的概率逻辑模型,并用它们来建模概率行为.实验分析显示设备故障的概率分布极大依赖于系统结构及其他运行参数.     

爆炸逻辑间隙零门实验研究

为了可靠实现爆炸逻辑间隙零门的原理功能,提出并验证了一种基于精细RDX和含能胶合剂的传爆药方案.通过实验探索了基于该传爆药的爆炸零门适用的间隙宽度范围,并设计了一种小尺寸爆炸逻辑间隙零门,为爆炸逻辑网络设计提供参考.     

基于直觉模糊时间Petri网的不确定性时间推理方法

针对Petri网模型在对复杂不确定性时间信息描述和推理方面的局限性,在定义直觉模糊时间函数以及网络变迁约减规则的基础上,融合直觉模糊时序逻辑(IFTL)、直觉模糊Petri网(IFPN)以及线性逻辑推理的理论优势,构建了直觉模糊时间Petri网(IFTPN)推理模型,并提出了基于IFTPN的不确定性时间推理算法,较好地解决了态势评估中冲突事件间的不确定性时间推理问题。最后,通过典型的战场想定验证了该时间推理方法的有效性和优越性。     

略评“语言谬误”──评介楚明锟主编的《逻辑学》

２０世纪５０年代以来,西方在非形式逻辑方面取得了重大进展。近几年来,我国逻辑界对此有愈来愈多的认识与响应。２０００年末出版的《逻辑学》教科书可视为一个例证。该书的价值和水平值得肯定。但其中的“语言谬误”一节大可商榷。     

便携式逻辑分析仪硬件平台设计

针对现有逻辑分析仪制造成本高、不便携带以及应用场合受限的问题,设计了一种基于FPGA+STM32的便携式逻辑分析平台。该平台硬件成本低、易携带等指标满足大多数测试要求。其设计核心主要包括主控芯片、被测信号采样、触发控制、数据锁存、高速存储、串口通信、TFT液晶显示等电路,其功能实现主要依靠FPGA的硬件设计和STM32的软件控制。该平台最大可实现32通道、存储深度64 K、分析速率400 MSa/s的测试要求。通过该平台可以实现被测信号的采集、缓存、分析、显示等功能。