| 基于FPGA的雷达脉冲压缩处理器设计 |
| |
| 引用本文： | 王小哲,张金成,秦轶炜. 基于FPGA的雷达脉冲压缩处理器设计[J]. 现代防御技术, 2008, 36(6) |
| |
| 作者姓名： | 王小哲 张金成 秦轶炜 |
| |
| 摘 要： | FPGA和DSP技术在数字脉冲压缩系统中已得到广泛应用,但采用DSP芯片运算量大,设备复杂,成本高.提出了一种基于FPGA的适用于中小压缩比情况的数字脉冲压缩处理器的设计方案,能够实现M序列码和线性调频等多种信号的脉冲压缩,仿真结果表明,该处理器具有使用灵活、便于功能扩展和成本低的特点.
|
| 关 键 词： | 时域脉冲压缩 M序列码 线性调频信号 现场可编程逻辑门阵列 |
Design of Radar Pulse Compression Processor Based on FPGA |
| |
| WANG Xiao-zhe,ZHANG Jin-cheng,QIN Yi-wei. Design of Radar Pulse Compression Processor Based on FPGA[J]. Modern Defence Technology, 2008, 36(6) |
| |
| Authors: | WANG Xiao-zhe ZHANG Jin-cheng QIN Yi-wei |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
