| 利用CPLD技术实现数字通信中的同步设计 |
| |
| 引用本文： | 孙玉轩,刘坚强,郝苏晨,程东红. 利用CPLD技术实现数字通信中的同步设计[J]. 海军工程大学学报, 2001, 13(1): 18-21 |
| |
| 作者姓名： | 孙玉轩 刘坚强 郝苏晨 程东红 |
| |
| 作者单位： | 海军工程大学电子工程学院, |
| |
| 摘 要： | 介绍了利用复杂可编程逻辑阵列 (CPLD)实现数字通信中的关键技术———位同步、群同步 ,描述了CPLD技术在工程应用中的优势 ,给出了同步实用电路和在VHF无线数字通信系统中的应用
|
| 关 键 词： | 位同步 群同步 CPLD技术 数字通信 |
| 文章编号： | 1009-3486(2001)01-0018-04 |
| 修稿时间： | 2000-11-20 |
Using CPLD to realize synchronizing in digital communication |
| |
| SUN Yu xuan,LIU Jian qiang,HAO Su chen,CHENG Dong hong. Using CPLD to realize synchronizing in digital communication[J]. Journal of Naval University of Engineering, 2001, 13(1): 18-21 |
| |
| Authors: | SUN Yu xuan LIU Jian qiang HAO Su chen CHENG Dong hong |
| |
| Abstract: | This paper introduces a scheme using CPLD to solve bitsynchronizing, cluster synchronizing —key technology in digital communication, discusses the advantage of CPLD technology in engineering application, and provides its practical synchronizing circuit and an application in VHF digital communication system. |
| |
| Keywords: | bit synchronizing cluster synchronizing CPLD technology digital communication |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
