首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   8篇
  免费   9篇
  2024年   1篇
  2023年   1篇
  2020年   1篇
  2014年   2篇
  2013年   3篇
  2012年   2篇
  2009年   2篇
  2007年   2篇
  2006年   2篇
  2005年   1篇
排序方式: 共有17条查询结果,搜索用时 12 毫秒
11.
基于我国自主射频识别空中接口协议GJB 7377.1-2011,提出了一种对时钟偏差不敏感的无源RFID标签编解码算法。该算法充分考虑了时钟频率偏差、计数误差、分频误差等对编解码的影响,推导出了标签正确编解码所需的时钟约束条件,并得到了标签编解码的基本思路和方法。仿真结果表明,提出的编解码算法对标签时钟精度要求较低,只要时钟频率大于1.60 MHz,即可满足要求,大大降低了硬件实现的难度和复杂度,与同类实现方式相比,功耗降低了近50%。  相似文献   
12.
为了有效地在水下环境中长期测量海浪水压场信号,研制了基于高精度US10000型压阻式压力传感器和MSP430F2618低功耗单片机的水压场测量系统;针对传感器功耗较大的问题,提出了基于脉冲供电技术的压力传感器供电方式,该方法采用间歇供电的方式使传感器工作,以解决因传感器功耗大而带来的系统功耗较大的问题;最后,对整套系统的功耗进行了测试,并利用海上试验对系统的性能进行了检验,结果表明:该系统总功耗不足15 mW,一节3.6 V/19 Ah型号的锂电池可保证整套系统水下连续工作190余天.  相似文献   
13.
一种新型高精度低功耗守时芯片   总被引:1,自引:1,他引:0       下载免费PDF全文
以测时测距体制为基础的定位系统中,提高时间精确度是改善导航接收机性能的一个关键因素。然而,在便携或手持式导航设备中,现有的守时芯片难以在低功耗的条件下实现高计时精度。针对上述矛盾,本文提出了一种全新的守时芯片电路结构,通过直接温度补偿计时,以及低功耗连续工作和高功耗间歇突发工作相结合,实现了优于0.5ppm级别的守时精度和低于200μW待机功耗,可替换传统音叉型RTC芯片,提高便携或手持式导航设备性能。  相似文献   
14.
片上缓存资源是片上路由器的重要组成部分,其结构好坏直接关系到片上互联网络的实现复杂度、整体性能及功耗开销。鉴于异步电路的握手工作方式,异步路由器一般采用基于移位寄存器的异步FIFO(First In First Out)实现片上缓冲,这种结构导致了报文传输延迟及数据翻转次数增加。提出一种基于层次位线缓冲的异步FIFO结构,设计实现了一种新的异步路由器结构。相对于传统异步路由器,新的异步路由器能够有效降低路由器设计的硬件复杂度,减少数据的冗余翻转,降低功耗。实验结果表明在相同配置的情况下,新异步路由器面积降低了39.3%;当异步FIFO深度为8的时候,新异步路由器能够获得41.1%的功耗降低。  相似文献   
15.
低功耗微处理器中异步流水线设计   总被引:2,自引:0,他引:2  
随着工艺的不断进步及芯片上资源的不断增加,微处理器设计遇到了一系列问题:为芯片提供一个全局时钟网络越来越困难,时钟扭曲等问题越来越突出,芯片的功耗问题越来越严重.上述这些因素促使人们将注意力逐渐转向异步电路设计.在设计异步微处理器过程中,异步流水线的设计是一个非常重要的问题.首先总结了微处理器设计中出现的各种流水线结构,并给出了相应的异步实现;然后提出了一种异步流水线设计流程,用于加速异步流水线的设计;最后利用提出的流程设计实现了几种异步功能单元,实验结果表明异步电路能够有效降低电路的功耗.  相似文献   
16.
ADTA-1:一种嵌入式异构双核微处理器   总被引:1,自引:0,他引:1  
针对多核日益严重的功耗问题,利用异步技术在低功耗方面的优势,结合数据触发结构设计并实现了一种嵌入式异构双核微处理器(ADTA-1).该设计将异步设计应用于嵌入式多核微处理器中,并在芯片中对异步微处理器进行了测试,验证了异步电路在多核微处理器中的有效性和低功耗特性,为进一步设计和实现低功耗异步多核微处理器进行了有益的探索.  相似文献   
17.
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号