全文获取类型
收费全文 | 117篇 |
免费 | 35篇 |
国内免费 | 1篇 |
出版年
2024年 | 1篇 |
2021年 | 1篇 |
2020年 | 5篇 |
2019年 | 5篇 |
2018年 | 1篇 |
2017年 | 2篇 |
2016年 | 7篇 |
2015年 | 3篇 |
2014年 | 6篇 |
2013年 | 3篇 |
2012年 | 7篇 |
2011年 | 11篇 |
2010年 | 5篇 |
2009年 | 9篇 |
2008年 | 11篇 |
2007年 | 5篇 |
2006年 | 8篇 |
2005年 | 7篇 |
2004年 | 4篇 |
2003年 | 4篇 |
2002年 | 7篇 |
2001年 | 5篇 |
2000年 | 7篇 |
1999年 | 6篇 |
1998年 | 5篇 |
1997年 | 1篇 |
1996年 | 1篇 |
1995年 | 4篇 |
1994年 | 1篇 |
1993年 | 4篇 |
1992年 | 1篇 |
1991年 | 3篇 |
1990年 | 3篇 |
排序方式: 共有153条查询结果,搜索用时 15 毫秒
101.
文中提出了扩频接收机捕获模型,并对可行性进行了仿真。在此模型基础上分析了不同干扰样式对接收机捕获性能的影响,给出捕获概率的仿真曲线,对文献[1]、文献[2]中用到的假设的成立条件进行了修正。最后文中采用频域接收机结构并给出了基于频域抑制算法的捕获概率仿真曲线。结果表明捕获性能较之无干扰抑制时大大提高。 相似文献
102.
针对校验矩阵形如准循环双对角阵的结构化LDPC码,对比研究了两类高效的编码算法:矩阵分解编码算法和分项累加递归编码算法,指出了两种算法从实现角度是等效的,但分项累加递归编码算法推导更为直观,且便于硬件并行实现。基于分项累加编码算法,提出了一种适合准循环双对角LDPC码的部分并行编码结构,设计实现了IEEE 802.11n标准中的LDPC码编码器。FPGA实现结果表明,所设计的LDPC编码器硬件开销较少,信息比特吞吐率最高能达到13Gbps。 相似文献
103.
本文在简单介绍了Turbo码基本原理的基础上,主要分析了Turbo码的基于MAP译码算法和基于SOVA译码算法的迭代译码方法及其性能。为了进一步验证Turbo码的迭代译码性能,并与卷积码的性能进行比较,重点论述了Turbo码在DS-CDMA移动通信系统的码率与扩频增益折衷设计、迭代译码性能和仿真结果分析。 相似文献
104.
直扩地址码的自相关、互相关特性决定了扩频系统的系统容量,好的地址码可以较好地抑制系统的多址干扰。本文通过对ZCZ码的研究,给出了一种ZCZ码的改进方法,解决了ZCZ码自相关特性差的缺点,同时增大了ZCZ码零互相关区间,使其具有更好的多址干扰抑制能力。 相似文献
105.
摘要:针对现有的测试响应压缩方法在未知位处理能力、混淆能力、诊断能力和压缩能力方面只侧重于单一能力的问题,首次将LDPC编码技术应用于测试响应压缩中,提出一种基于规则LDPC码校验矩阵的测试响应压缩方法.通过对上述4种能力进行仿真分析得出,该方法与现有测试响应压缩方法相比整体性能有明显的提升. 相似文献
106.
107.
在分析传统码资源静态分配算法缺陷的基础上,研究了直接合并碎片整理算法和最小分支搜索不完全码碎片整理算法.同时研究了碎片整理算法中的关键问题:碎片整理的时机,即定时机制问题.提出了一种获取定时参数的方法,并利用计算机仿真工具对定时机制进行了仿真,验证了理论结论. 相似文献
108.
高动态环境下的伪码快捕方法综述 总被引:3,自引:0,他引:3
对部分伪码快捕方法进行了综述,详细介绍了其中一种方法:基于FFT的伪码快速捕获。阐述了这种方法的原理:以频域的快速傅里叶变换来等价完成时域的循环卷积,实现在一个伪码周期内同时搜索所有的码相位单元。分析表明,该方法能很大程度地缩短捕获时间,满足系统实时性和高精度的要求,可以用于导弹导航定位。 相似文献
109.
PN码的快速捕获是设计直接序列扩频接收机的关键技术之一。对于无限长的输入序列,采用了基于分段相关的快速捕获算法。分段相关采用重叠保留法,用FFT实现每块的相关运算。在Matlab环境下验证了本算法可以在低信噪比及高动态环境下实现PN码的快速捕获。 相似文献
110.
针对长码直接序列扩频(DSSS)信号的符号速率估计的难题,提出了基于相关处理的方法。该方法首先估计长码直扩信号的相关函数二阶矩,然后将相关函数二阶矩的估计作为输入信号进行预处理,以去除扩频码周期处的峰值。对预处理后的信号再次进行自相关处理,则所得的信号的频谱中含有符号速率谱线。理论分析和计算机仿真证明了所提出的算法的有效性。 相似文献