基于VHDL的参数化LFSR模型设计

利用VHDL二维数组模型定义LFSR的反馈状态查找表并实现了参数化LFSR反馈回路.对当前状态进行全零模式检测和条件异或运算,结合VHDL条件生成语句实现了参数化Bruijn计数器.定义循环模式计算函数来得到任意位数和模式下的LFSR尾状态,通过状态比较实现了任意循环模式下的参数化LFSR模型.软件综合结果表明,在不同的参数实现下,LFSR模型有优秀的时序性能,能够满足实际应用需要.     

通用计算机实时仿真技术

通用计算机由于各种相互兼容的标准硬件及丰富的应用软件支持而获得了广泛的应用,但通用计算机往往运行多任务的操作系统,这种通用操作系统一般不能满足半实物仿真的实时性要求。讨论了通用计算机半实物仿真的实时时钟获取方法,重点研究了通用操作系统的帧时间不稳定问题。提出了保证实时仿真帧时间的几种方法,并建立了一个具体的通用仿真计算机系统。试验结果表明,基于通用计算机的实时仿真是可行的。     

基于计数器的处理器核性能分析与优化

随着处理器微体系结构日益复杂,性能分析在处理器研制过程中的作用越来越重要。常用的性能分析方法是建立性能模型,该方法主要用于研制初期的设计空间探索,如果用于微体系结构级的分析和优化,速度和精度都会成为限制因素。提出了一种基于计数器的性能分析方法,该方法以项目组已经完成的一款处理器核的硬件实现代码为基础,在处理器核外部添加一个专用性能监测单元,收集微体系结构分析和优化需要的各种事件,并通过结果分析器对统计的事件进行分析,得到微体系结构实现的性能受限因素。采用此方法,在FPGA原型系统上对SPEC CPU2000测试程序运行时的性能受限因素进行了分析,并根据分析结果采取了相应的优化措施,优化后的处理器核性能得到了明显提升。     

基于单脉冲探测的轨线导航AGV测速方法研究

运用MC9S12DG128B单片机的增强型定时器模块,设计了自主车速度检测方法——单脉冲测速法。该方法克服了测速实时性与准确性相矛盾的缺陷,提高了自主车测速系统的鲁棒性。实验结果证明,该测速机制是成功的。     

消除PLD设计中计数器电路产生的冒险

以PLD器件实现的计数器,因时延原因在后组组合逻辑电路输出端会产生冒险信号,这必须在设计中加以消除。本文通过实例,分析了产生冒除的原因,提出利用选通法或Gray码表征系统状态两种方案来消除计数器产生的冒除,并给出了具体的实现方法。     

利用深度学习的硬件计数器复用估计算法

利用深度学习方法,为硬件计数器复用(multiplexing,MPX)提供结果精度更高的估计模型。通过对MPX估计得到的结果与实际采集的真实数据进行相似性分析,证明相同程序多次运行之间得到的硬件计数值是线性相关的。采用神经网络多层感知器(multilayer perceptron,MLP)和双向门控神经网络(bidirectional gated recurrent unit, Bi-GRU)这2种深度学习模型,对MPX数据进行拟合。基于动态时间规整(dynamic time warping, DTW),提出一个全新的评估MPX数据精度的指标DTW-cost。实验结果表明,同时收集15个硬件事件数据时,MLP方法拟合得到的13个高性能计算应用平均准确率比现有使用最广的固定插值法高出10.53%,最多可提升19.8%;而在MLP表现较差的事件上,Bi-GRU方法得到的平均准确率提升了28.8%。     

捷联惯导系统异步锁存计数器设计

介绍了采用FPGA芯片实现揭联惯导系统异步锁存计数器的设计方法,对计数器的性能进行了分析、测试。     

乱序超标量处理器核的性能分析与优化

随着处理器微体系结构日益复杂,性能分析在处理器研制过程中的作用越来越重要。常用的性能分析方法是建立性能模型,该方法主要用于研制初期的设计空间探索,如果用于微体系结构级的分析和优化,速度和精度都会成为限制因素。因此,提出一种基于计数器的性能分析方法,该方法以项目组已经完成的一款处理器核的硬件实现代码为基础,在处理器核外部添加一个专用性能监测单元,收集微体系结构分析和优化需要的各种事件,并通过结果分析器对统计的事件进行分析,得到微体系结构实现的性能受限因素。采用此方法,在现场可编程门阵列原型系统上对SPEC CPU2000测试程序运行时的性能受限因素进行分析,并根据分析结果采取相应的优化措施,优化后的处理器核性能得到了明显提升。