稀疏卷积计算高效数据加载与输出缓存策略

针对现有神经网络加速器在处理稀疏神经网络时存在的数据加载效率低、乘加资源利用率低、输出缓存寻址逻辑复杂等问题,提出了稀疏卷积计算高效数据加载与输出缓存策略。将属于同一输入通道的非零输入特征图像数据和非零权重进行全对全乘累加运算,降低了非零数据配对难度,提高了乘加资源利用率;通过采用输入驻留计算,以及密集型循环加载特征图像数据,大幅减少了数据片外调取次数;优化了输出缓存设计,解决了现有方案中存在的输出缓存地址访问争用、存储拥塞等问题。实验表明,与采用类似架构的细粒度脉动加速器相比,在处理单元面积上减少了21.45%;在数据加载速度方面平均提高了117.71%在平均乘法器利用率方面提高了11.25%,达到89%。     

基于Voronoi图的突防航线动态规划

针对航空兵突防作战航线规划问题,分析了航线规划的关键技术,阐述了采用Voronoi图算法实现航空编队突防时航线规划的一般步骤和方法,并且根据敌方威胁的变化利用Voronoi图的特性对航线进行了动态规划,生成新的最优航线.研究结果对于航空兵突防作战航线规划有一定的参考意义.     

忆阻器类脑计算芯片研究现状综述

为把握忆阻类脑芯片发展现状并总结其发展趋势,对现有忆阻类脑计算芯片与架构进行了调研,对芯片中所采用的忆阻器阵列结构和集成工艺、前神经元电路、后神经元电路、多阵列互连拓扑结构与数据传输策略,以及芯片设计过程中所采用的系统仿真和评估方法进行了对比分析。总结出当前忆阻类脑计算芯片电路设计仍需解决忆阻器可用阻态少、器件参数波动性大、阵列外围电路复杂、集成规模小等问题,并指出了该类芯片走向实际应用仍然面临着忆阻器生产工艺提升、完善开发工具支持、专用指令集开发、确定典型牵引性应用等挑战。     

面向大规模卷积计算的多忆阻器阵列互连结构设计

针对现有多忆阻器阵列集成架构中存在的数据加载、读出效率低以及阵列协同灵活性差等问题,提出一种高效率、高灵活度的阵列互连架构。该架构所采用的数据加载策略支持多种权重映射模式下的数据复用,减少了片外数据访存需求;所采用的计算结果读出网络支持多个处理单元灵活组合实现不同规模卷积运算,以及计算结果的快速累加读出,进而提升了芯片灵活性和整体算力。在NeuroSim仿真平台上运行VGG-8网络进行的仿真实验表明,与MAX²神经网络加速器相比,在仅增加6%面积开销的情况下,取得了146%的处理速度提升。     

基于扩展Voronoi图的兵力机动路线决策

兵力机动决策是作战指挥决策的重要组成部分,兵力机动路线决策是兵力机动决策的关键.将地形、障碍和敌情威胁抽象为扩展Voronoi图的生长源,进而根据扩展Voronoi图的特性规划出兵力机动可选择路线,根据相应算法进行选择并修正后得到机动路线,为指挥员的决策提供参考.