源速率抑制小数分频频率合成器

本文提出一种新的自适应锁相频率合成器方案,它具有快的换频响应速度,高的频率分辨率和较纯的输出信号频谱,以及实现容易等优点。文中给出了实现框图,并对其原理作了较详细的说明。最后,从理论上计算了合成器换频所需时间,讨论了合成器环路对小数分频所引起的尾数效应的抑制。     

锁相环频率合成器快速锁定方法的研究

跳频通信技术在抗干扰和保密性方面具有的优越性使其在军事通信方面的应用越来越受到重视,跳频通信系统中频率合成器的频率切换速度成为人们关注的热点。文章对三种锁相环(PLL)频率合成器快速锁定的方法进行了较深入的研究,其中分别举例仿真了压控振荡器(VCO)电压预置PLL频率合成器和分数分频PLL(FNPLL)频率合成器的锁定时间,实现了一个S波段DDS分频的PLL频率合成器。通过仿真和测量,给出了相关方法对PLL频率合成器频率切换速度性能改善的程度,并得出了一些有益的结论,对跳频频率合成器的工程研制具有一定的指导意义。     

适用于跳频通信的快速锁相环频率合成器

提出了一种适用于跳频通信的高速ＰＬＬ频率合成器,并给予了实现。由于以往的ＰＬＬ环路采用了低通滤波器,所以很难实现高速换频。与此不,本ＰＬＬ环路采用了不需要低通滤波器的取样保持型相位比较器。在换频时,对ＰＬＬ环路给出实始值,实现输出频率高速捕获。而对应各频率的初始值可利用跳频通信载波跳变的周期性,根据与前一周期同一频率在ＰＬＬ稳定状态的相位差获得。最后以实验验证了所提方法的正确性。根据本方法可把换频     

几种战术电台数字锁相环检修技巧

检修数字式锁相环组成的频率合成器比其他型式环路组成的频合器更难,这是维修人员普遍存在的通病。本文详细阐述了检修数字环的一些技巧,并给出了四种电台数字环检修实例。     

微波混合频率合成技术

文章系统地介绍了单环整数、单环小数分频频率合成技术,给出了PLL与DDS混频方式、PLL与DDS外混频、DDS激励PLL模式、PLL环路内插入DDS的频率合成电路结构,并分析了各种电路实现的优点和不足之处,最后分析了毫米波混频锁相环路锁相+倍频、锁相+谐波混频、锁相+混频+倍频方式的频率合成器相位噪声指标等性能指标。     

140～170MHz高集成度数字锁相式频率合成器及锁相调频的工程设计

频率合成器具有与频标相同的频率准确度与稳定度。数字锁相式频率合成器易于集成化,具有体积小、频带宽、工作频率多、性能可靠等优点,在短波波段已得到大量应用。现在一个工作于几兆赫的锁相环,采用一块集成块便能实现。但工作于140～170MHz频段的全集成数字锁相式频率合成器并采用比较先进的锁相调频技术,还比较少见。本文试图通过一个具体实例对此作比较详细的、系统的论述。     

采用标准晶振的数字计算式频率合成器

本文介绍了数字计算式频率合成器的基本原理,提出了一种采用标准晶振作为时钟源的合成器方案,给出了一般的设计公式,并在实验中得到验证,基本达到设计要求。最后阐述了这种新型频率合成器的优点及其应用。     

电子对抗系统中的频率合成器

本文以锁相环大规模集成电路为核心,提出了一种可程控的频率合成器。实践证明,它频率稳定度高,其数量级与晶振相同,频率覆盖范围大,超过了倍频程,频率切换迅速,转换时间达微秒级。     

DDS/PLL技术在跳频抗干扰中的应用

本文阐述了跳频扩频的基本原理,进而提出了一种利用ＤＤＳ／ＰＬＬ实现ＦＨ的方法,并从相位噪声和杂散的角度出发,对它的性能进行了较详细的分析,最后提出了一种适用于跳频抗干扰通信系统的具体方案及其实验电路和测试结果。此频率合成器将国外产品化的直接数字频率合成器技术和传统的锁相环技术有机地结合起来,具有结构简单、频率分辨率高、频率转换速度快、杂散小、相位噪声低等优点。     

潜心技术研究 解决“卡脖子”的难题 航天科工二院203所研制成功微波毫米波捷变频信号发生器

<正>日前,203所研制成功微波毫米波高速捷变频信号发生器,频率范围覆盖10MHz~67GHz,频率捷变速度和幅度捷变速度小于95NS,总体技术指标达到了国外同类产品的先进水平。该项目的研制成功,对打破国外的技术垄断和封锁,实现国产化具有重要作用。目前国内外的通用捷变频频率源,一般只有频率捷变的功能,频率捷变时间在200NS左右,具有简单的调频、调幅功能。而国外严格限制我国引进宽带捷变频频率合成器产品,且该类产品价格昂贵。     

800MHz频段AMPS制式电台频率合成器分析

本文介绍了MOTOROLA大规模集成频率合成器MC145146—1的工作原理,分析了800MHz频段AMPS制式电台频率合成器的设计思想和工作原理。     

动目标显示雷达改善因子的自动测试

本文对动目标显示雷达改善因子的自动测试系统进行了研究,给出一种新型的全数字式频率合成器,它能在雷达的中频上叠加频率范围为±70kHz、量化间隔为0.5Hz的多普勒频率。     

Ku波段频率合成器研究

本文介绍的Ku波段频率合成器,采用了介质压控振荡器（DRVCO）作振荡源和分频锁相技术。并在DRVCO上直接进行数字信号调制,简化了信道机设备,其技术具有一定的先进性。     

基于PE3236频率锁相源的X波段四倍频器研制

目前毫米波倍频器在毫米波频率合成器中已经得到了广泛的应用,利用毫米波倍频器可以获得具有宽带特性的毫米波频综及多点的频率输出。文中主要介绍一种基于高性能数字集成芯片PE3236设计的X波段四倍频器。通过将高稳定度频率合成器输出的S波段信号四倍频,并滤除杂散和谐波以达到倍频的效果。文中所设计的毫米波四倍频器输出功率为-11.356 dBm,相位噪声为-78.4 dBc/Hz@1 kHz,对杂散的抑制优于-45dBc。     

DDS激励PLL跳频频率合成器的研究

直接数字式频率合成是最新的频率合成方法,它具有分辨力高、转换速度快等。报ＤＤＳ的杂散性能,其次分析了ＤＤＳ与ＤＳ,ＰＬＬ几种基本组合方案,对ＤＤＳ激励ＰＬＬ的方案进行了性能分析和实验研究。最后实现了ＶＨＦ波段快速跳频率率合成器,其频率转换时间＜１０μｓ。     

一种“乒乓式”频率合成器的设计

本文从数字锁相式频率合成器的原理出发,给出了一种单片机控制的“乒乓式”快速置频频率合成器的设计思想。     

选取环路切换策略的高动态载波跟踪算法研究

针对基于环路切换的传统GPS跟踪环路,会因为载体运动背景的复杂性而出现环路切换频繁,造成环路抖动和跟踪效果差的问题,提出了基于环路切换策略的高动态载波跟踪算法。该算法首先利用频率、相位判决器选择带有切换策略的子环路工作,然后利用切换策略模块去控制子环路对信号进行跟踪。仿真结果表明:载体在信号强度为45 d B·Hz,以5 g和10 g加速度分时间段做匀加速运动的场景下,基于环路切换策略的高动态载波跟踪算法能使得环路的切换次数和抖动现象明显减少,跟踪效果更佳。     

一种宽带信号产生的DDS PLL Hybrid新型结构及实现

DDS+PLL Hybrid结构兼顾DDS和PLL的优势,但也兼具DDS和PLL的缺点:宽带信号性能较差;零相位误差跟踪的实现难度大;环路稳定性差;较长的捕获时间;调频斜率受限等。提出了在传统的DDS+PLL Hybrid结构中增加频率扫描电路的方法,能够有效降低环路设计难度,提高了捕获速度。扫频电路使大带宽、短脉冲的调频信号的产生成为可能。同时提出了预失真相位补偿的方法,极大地提升了信号的脉压性能。设计了实验电路,对所提出的电路结构和相位补偿方法进行了验证。试验结果表明,在环路带宽为1MHz和2MHz时,环路的捕获时间分别减小为2.175μs和1.032μs;相位误差小于4°;信号的脉压性能接近理想,主瓣宽度与理想值相同,PLSR优于-38dB,ISLR优于-9.5dB。     

基于可变增益的码跟踪环路优化设计

针对在突发直接序列扩频(DSSS)信号跟踪中,信号持续时间短,而传统延迟锁定环(DLL)存在入锁时间长的问题,提出一种可变增益码跟踪环路设计方法。介绍了DLL环路基本原理和环路结构,对环路优化进行了理论分析,最后采用可变增益设计方法,自适应的调整环路增益,达到锁定时间和跟踪精度的平衡。通过仿真分析,在相同跟踪精度上,与传统DLL环路相比,锁定时间大大缩短。     

应用分解法分析二阶锁相环路

本文介绍了一种新的非线性分析方法──分解法,并通过引入数学机械化的方法,将其应用于非理想二阶锁相环路的分析,推导了捕捉过程中相位差、频率差的逼近解析解,分析了环路的稳定性,得到了环路稳态相差、稳态频差和捕捉时间等参数。