采用LabVIEW设计的PCM数据实时接收系统

脉冲编码调制(PCM)技术因为其良好的抗干扰性能,被广泛应用于飞行器的地面测试与飞行试验当中。为了监控被测飞行器的运行状态,通常需要对测试过程中的PCM数据进行实时接收显示。提出了一种基于Lab VIEW的PCM数据实时接收系统的设计方法,通过采用数据接收卡与上位机程序相结合的方式,实现了对PCM数据的实时接收显示。经验证,该系统可满足飞行器地面测试的需要。     

子弹状态的遥感监测与存储回收

为记录子弹从预发射到落地过程的状态数据,设计了一种遥测与固态存储相结合的数据采集回收系统.该系统以FPGA芯片为逻辑控制中心,高速采集传感器等设备的输出数据,采集数据经编帧后分别进行固态存储和PCM码无线遥测存储,回收数据由上位机软件处理,还原子弹全程飞行状态.全套系统经地面测试各性能满足设计要求.软硬回收兼备的存储方式既提高了子弹在高过载等恶劣环境下数据回收的概率,也实现了子弹飞行状态的实时监测,提高了地面人员的反应速度.     

基于CRC+ECC双校验的高速长线LVDS传输设计

针对信号在长距离高速传输时存在丢数和误码的现象,提出了一种基于CRC+ECC双校验的长线LVDS传输设计方案.该设计以LVDS数据链路搭建高速信号传输平台,分别从硬件和逻辑两个方面进行高速长距离传输数据的可靠性设计.硬件方面在发送端和接收端分别采用驱动电路和均衡电路减少传输路径的损耗,逻辑方面通过CRC校验与ECC校验相结合的方法,在高速传输时为数据提供少错纠正、多错重传的技术保障,降低了数据传输时的带宽消耗.经试验验证,通过串接多级连接器,实现了75 m双绞屏蔽传输电缆上的串行数据传输,码率可达400 Mbit/s,误码率为0.     

雷达调频编码脉冲信号的设计与处理

现代雷达为获得较高的距离分辨力通常采用编码频率脉冲串信号和步进频率脉冲串信号,但都存在数据率低和较为严重的距离-多普勒耦合问题。在研究这两种信号特点的基础上,提出了调频编码脉冲信号形式并给出了相应的信号处理方法。经仿真对比可见,该信号形式及其处理方法能同时解决步进调频信号高距离-多普勒耦合、低数据率两大问题,具有较好的联合分辨力。     

导航雷达视频及方位信号提取电路设计

介绍一种采用数字信号处理器（DSP）TMS320VC5402和复杂可编程逻辑器件（CPLD）M4A5-128/64实现导航雷达视频信号和方位信号的数字提取处理电路的设计方法。重点介绍了电路的设计方案、工作流程、雷达视频信号和方位信号的A/D 变换硬件接口设计以及CPLD的逻辑电路设计，简要介绍了TMS320VC5402的软件设计思路。通过采用DSP和CPLD实现对导航雷达信号数据的快速提取。     

LD-CELP语音编码原理

低时延码本激励线性预测[LD-CELP]语音编码技术是近年来发展起来的一种新型的低速率语音编码技术。其基本原理是,发端根据语音信号的PCM码经过LPC分析后,只向收端发送激励码本的索引,收端在收到码本索引后,寻找码矢量和增益因子,再通过综合为PCM码。其优点在于可以与PCM码互换,很容易入市话网;而且可在16kbps的速率上获得令人满意的语音质量和较低的时延（≤2ms）,是一种很有前途的语音编码技术,它对提高卫星信道利用率和实现卫星地球站的小型化都具有重要意义。本文介绍了LD-CELP的基本原理,并给出了硬件实现方法。     

基于局域网的电磁干扰仿真

模拟部队指挥控制通信受到的电磁干扰,对增强模拟训练的战场真实性,提高部队战斗力具有重要意义.针对指挥控制系统通信所受到的电磁干扰情况,对电磁干扰进行了分类,引入各类噪声模型,并以调幅噪声干扰调频信号为例论述了电磁干扰的原理.在此基础上,通过MATLAB生成或采集真实噪声的方法产生离散噪声数据,利用低级波形函数对语音信号进行PCM编码,同时将噪声数据与语音数据叠加,实现对基于局域网的电磁干扰的仿真.     

光栅信号的相位细分与数字编码技术

本文基于对正弦光栅信号的研究与应用实践,介绍了一种与微机系统接口的光栅信号细分与编码新方法,使光栅信号与微机系统的接口设计更简单、方便,且细分数可达20倍以上.文中给出的电路模型和编码逻辑表达式均已经过验证,可直接应用于有关系统中.     

多功能综合射频系统共用信号分辨性能研究

针对现代复杂电子战环境,给出了新的多功能综合射频系统的组成框图。以系统的共用信号为研究内容,提出了PAMDS UWB和PPMTH UWB两种共用信号形式。以模糊函数为基础,仿真分析了两种共用信号在不同信号参数下的分辨性能和杂波抑制能力,并对通信链路和雷达距离进行了估算。通过仿真与分析,证明了本文提出的两种信号形式可以作为新的多功能综合射频系统共用信号的一种选择。     

便携式逻辑分析仪硬件平台设计

针对现有逻辑分析仪制造成本高、不便携带以及应用场合受限的问题,设计了一种基于FPGA+STM32的便携式逻辑分析平台。该平台硬件成本低、易携带等指标满足大多数测试要求。其设计核心主要包括主控芯片、被测信号采样、触发控制、数据锁存、高速存储、串口通信、TFT液晶显示等电路,其功能实现主要依靠FPGA的硬件设计和STM32的软件控制。该平台最大可实现32通道、存储深度64 K、分析速率400 MSa/s的测试要求。通过该平台可以实现被测信号的采集、缓存、分析、显示等功能。