金属类MEMS器件可靠性试验技术研究

针对金属类MEMS机构可靠性水平较低且没有标准化的可靠性试验方法的现状,提出将强化试验方法引入金属类MEMS机构的可靠性研究中．确定强化试验的内容为温度循环、随机振动和冲击试验,并分别设计试验剖面．选取MEMS惯性开关作为典型器件开展试验研究,试验结果表明,所设计的可靠性试验能够有效激发MEMS机构的潜在缺陷,温度应力易引起MEMS器件层间产生疲劳效应,而振动和冲击应力则易引发器件结构性损坏;环境应力对MEMS机构具有疲劳累积效应,经历较多试验类型的样本较经历较少试验类型的样本更容易失效;惯性开关的主要失效模式是分层和变形,这2种失效模式在金属类MEMS机构中具有代表性．     

改进的笛卡尔遗传编程组合电路演化设计

利用笛卡尔遗传编程进行电路演化时,存在收敛速度慢、收敛时间波动较大等问题．对笛卡尔遗传编程中的可编程单元模型进行改进,增加与目标函数相关的逻辑运算,去除无关的逻辑运算,从而提高演化算法命中目标的概率．利用改进的笛卡尔遗传编程方法分别对电机换相电路和乘法器等组合电路进行演化设计．结果表明,改进后的方法明显缩短了电路演化生成的时间,且收敛时间波动较小．     

FP GA软件测试过程及管理

船舶领域的FPGA软件测试严重滞后于应用增长的速度,部分型号甚至未将其纳入测试范畴。在研制过程中,由FPGA故障导致的修改调试已成为影响进度和增加成本的瓶颈。因此,针对FGPA软件特点及其测试的现状,对其测试过程、测试模型和过程管理进行研究,并给出完整的过程管理体系。通过采用规范化、有序化、系统化、面向工程的、面向任务的文档及配套管理手段进行正确引导、组织和实施测试活动,持续改进测试流程中各个阶段工作质量和效用,及早及时地发现和关闭开发过程中存在的缺陷,提高设计和测试的沟通效率,最终保证FPGA产品的质量,提升客户的满意度。     

可变速率调制器研究及其FPGA实现

提出了一种变速率调制系统的设计方法。基于现场可编程门阵列(FPGA),在硬件系统中实现了新方法。所设计的系统能够处理(13.5~300)Mbps连续变化的比特速率。通过将整个可变速率范围分成若干小段,分别经过不同倍数的采样滤波,保证了所有符号速率对应的数据能够被调制到数模转换芯片(DAC)处理范围内。给出了系统整体设计结构,分析了硬件实现时的难点,论述了并行采样滤波与并行载波生成等设计方法。硬件实现结果表明,所提出的设计方法能够实现对较宽范围内连续可变速率信号的调制。系统的易扩展性也保证了所设计结构能够处理更宽的变速率范围。     

基于混合时钟三阶DDS的信号多普勒模拟方法

在高动态卫星导航信号模拟器中,信号多普勒频移模拟是一项关键技术。结合现场可编程门阵列的特点,建立了分析混合时钟三阶直接数字频率综合(DDS)输出相位的仿真模型,推导了其输出相位表达式,给出了各阶DDS初始累加控制字的计算方法,并指出等时钟三阶DDS仿真模型仅为混合时钟仿真模型的特例。在分析了混合时钟速率对信号相位模拟造成的误差后,讨论了各阶DDS的字长设计方法,并与等时钟三阶DDS进行比较,说明了采用混合时钟三阶DDS可以降低实现资源消耗和功耗。仿真分析表明,所提方法可以实现对信号多普勒特性的高精度模拟。     

嵌入式在线航空摄影测量方法

为满足空间数据实时处理的需求,提高航空摄影测量系统在线处理能力,研究一种在线摄影测量的理论与方法,运用嵌入式架构设计一种在线摄影测量系统,使用可编程门阵列(FPGA)方法、高级精简指令集机器组合数字信号处理器(ARM+DSP)方法等嵌入式计算技术建立专门的硬件运行环境,移植并优化现有算法到嵌入式系统中,实现摄影测量数据的在线处理。机载航摄实验结果表明,该方法能够实现对摄影测量数据进行快速稳定的在线处理,验证了运用嵌入式架构的在线摄影测量的可行性,把摄影测量的处理效率提高到了一个更高的水平,同时也进一步拓宽了摄影测量技术的应用领域。     

FPGA、ARM DSP嵌入式技术的在线航空摄影测量方法*

为满足空间数据实时处理的需求,提高航空摄影测量系统在线处理能力,本文研究一种在线摄影测量的理论与方法,基于嵌入式架构设计一种在线摄影测量系统,使用FPGA、ARM DSP等嵌入式计算技术建立专门的硬件运行环境,移植并优化现有算法到嵌入式系统中,实现摄影测量数据的在线处理。机载航摄实验结果表明,本文方法能够实现对摄影测量数据进行快速稳定的在线处理,验证了基于嵌入式架构的在线摄影测量的可行性,把摄影测量的处理效率提高到了一个更高的水平,同时也进一步拓宽了摄影测量技术的应用领域。     

基于FPGA的硬件协议栈精简实现

数据传输过程中准确性与高速性是基本的指标。针对高速网络内数据传输量大的应用需求,文章利用硬件描述语言,将TCP/IP中与UDP相关的协议栈按需精简后移植入FPGA中,通过UDP协议在硬件平台中开发网络数据传输的应用以切合大数据量的需求。在保证准确性的前提下,网络数据传输速率达到千兆网的性能。该设计使协议栈模块硬件化,易于集成在具有网络数据传输需求的系统或设备中。     

JTIDS消息字还原模块的FPGA设计

根据公开的关于Link16数据链的信息标准并结合我军对战术数据链的具体要求,设计了一种JTIDS终端消息字还原模块,该模块包含CCSK码字解密,CCSK译码,解交织,RS译码等一系列基带数据处理过程。首先介绍了Link16数据链消息字还原模块的原理,对其各个子处理模块进行了设计并提出了硬件实现方案,然后在Quartus II环境下选择Cyclone II系列的EP2C8Q208C8 FPGA芯片进行了JTIDS消息字还原模块的系统级综合与仿真,并在该芯片的开发板上进行了验证,硬件成品可用于JTIDS终端功能测试与评估等多种场合。     

全景成像探测技术性能分析与应用

介绍了几种典型的全景成像器的成像原理和成像特点,对全景成像器的主要性能参数进行了研究,对比分析了传统的成像探测设备和超大视场的全景成像探测设备的特点,分析了全景成像技术在军用和民用领域的应用前景。