边带抑制式低载频调频通讯系统初探

为了改进有广播和通讯系统的不足,本文初步探讨了边带抑制式窄调频通讯系统方案,并对边频恢复做了数学推证。     

雷达模拟信号系统的谐波抑制和脉冲产生

本文是雷达模拟信号系统研制完成后所做的一点探讨,文中着重讨论了混频器、功率放大器等部分的谐波抑制以及程控调制脉冲序列的产生两个问题。     

车载UWB SAR干扰自适应抑制新方法

在分析车载超宽带合成孔径雷达(UWB SAR)探测系统中干扰类型及其产生机理的基础上,针对Tsaipei Wang等提出的批处理方法的局限性,提出一种基于迭代运算的图像域自适应干扰抑制方法.该方法利用基于韦布尔分布的恒虚警率(CFAR)检测器提高干扰信号估计的准确性;采用迭代方法在线估计和更新参数,实现干扰的自适应抑制.实测数据处理结果表明:该方法可有效抑制自信号干扰,且结构上适于实时处理,可满足车载UWB SAR探测系统对图像预处理的要求.     

间歇采样转发假目标对CFAR检测影响分析

分析间歇采样转发形成的假目标干扰对雷达CFAR检测的影响和间歇采样转发假目标生成机理,给出间歇采样转发假目标产生方法。在此基础上,以雷达一次搜索周期内虚警、漏警造成的检测代价作为检测性能指标,分别分析单元平均恒虚警检测器、有序恒虚警检测器、剔除和平均恒虚警检测器在间歇采样转发假目标干扰下的检测代价。着重分析间歇采样转发干扰关键参数对检测代价的影响。仿真结果表明,间歇采样转发产生的多个假目标显著提高了雷达的检测代价,检测代价受转发占空比、转发功率的影响较大,而受转发频率影响较小。在三种恒虚警检测器的对比中,剔除和平均恒虚警检测器相对于另两种检测器的检测代价更大些。     

雷达多径效应抑制技术分析及展望

雷达低空目标的多径效应严重影响雷达的检测和跟踪性能。在讨论雷达多径信号模型和多径反射机理的基础上,研究了多径效应对低空目标检测与仰角测量造成的影响,详细分析了典型代表性的雷达多径效应抑制技术的研究现状、途径和不足,给出了未来雷达多径效应抑制技术的研究方向,对深入开展雷达多径效应抑制技术研究、解决雷达低空目标检测和跟踪问题具有重要意义。     

美军装备采办中需求牵引与技术推动融合研究——以F-22战机为例

通过分析F-22项目中需求牵引和技术推动两大动力,指出美军的体制机制保障动力融合,采办文件明确动力融合,机构设置促使动力融合。总结出我国武器装备发展一是系统构建、综合权衡,二是瞄准实战、滚动评估,三是紧跟前沿、严控陷阱。     

机体/推进一体化飞行器动导数频域计算方法

运用Etkin非定常气动力模型,将谐波平衡法应用于复杂外形动导数辨识。计算结果表明:谐波平衡法和时域方法的动导数辨识结果一致,与实验值吻合,验证了程序的正确性和谐波平衡法的可靠性。采用谐波平衡法对类X-51高超声速机体/推进一体化飞行器WR-A进行动导数辨识,并与时域方法的计算结果比较,考察了该方法在复杂外形下数值模拟非定常流动和动导数辨识的能力。实验结果表明:对于WR-A这种复杂外形飞行器,谐波平衡法也能在保证精度的同时具有较高的计算效率。     

基于深度学习的网络安全预见路径研究

当前,我国正处在由网络大国向网络强国转变的关键时期,网络安全威胁不容小觑。以深度学习为代表的人工智能技术在网络安全领域的应用价值日益凸显,着眼基于深度学习的网络安全预见路径和价值趋向研究,能够从方法论层面有效提高抵御网络安全威胁的主动性和针对性,实现由"被动防御"向"主动预见"的网络安全战略升级转型。文章探讨相关概念内涵,提出"数据预判—技术预测—战略预见"的网络安全预见逻辑路径,并对深度学习技术在网络安全预见领域的应用前景进行探讨,从技术的融合渗透、开源共享、要素协同治理等方面阐释了网络安全预见的价值趋向,通过理论分析论证深度学习技术对提升网络安全预见力的重要作用。     

军民融合项目资金保障机制创新

"十三五"规划纲要鲜明提出要"探索建立军民融合项目资金保障机制"。通过分析军民融合项目资金保障机制创新的内在与外在动因,提出"合理定位协调政府、企业与资本市场的关系""坚持多元可持续的资金保障机制实现机理""立足国家能力、资本活力和法律规制平衡"三位一体的机制创新价值目标,由此提出军民融合项目资金保障机制框架建议,即融合引导机制、激励机制、风险防控机制、市场机制的机制框架,形成首尾相联、运作有序的管理闭环。     

星载大容量固态存储控制器的级联编码设计

航天器大容量数据存储设备主要采用基于NAND Flash的固态存储器,但由于空间环境中单粒子翻转效应的影响,以及存储器芯片在操作过程中因为阈值电压偏移导致的位比特错误等原因,存储设备的可靠性降低。为提高数据存储设备的数据容错性,依据NAND Flash芯片物理结构和数据存储结构,具有针对性地提出RS(256,252)码+LDPC(8192,7154)码级联的纠检错并行编码设计,并优化编码算法的电路实现方法。建模仿真和地面测试系统测试结果表明:该设计具有低硬件开销、低功耗和高可靠性的优点。存储系统的数据总容量达512 Gb,有效数据吞吐率为700 Mb/s,能够满足航天器固态存储控制器对大容量数据控制和高数据吞吐量的设计需求。