机载相控阵雷达搜索模式辐射能量控制方法

机载相控阵雷达过高的辐射能量威胁了战斗机的生存能力。为了减少相控阵雷达搜索模式辐射能量,提出了基于辐射能量控制的搜索模型。将总能量消耗函数和检测概率相对误差作为目标函数,以平均功率、波束宽度、积累脉冲数以及脉冲重复间隔作为优化变量,选取非支配遗传排序算法对此模型进行优化。仿真结果表明,在同样检测概率情况下,提出的搜索方法可以有效控制雷达辐射能量,具有更好的射频隐身性能。     

A historical overview of US counter-insurgency

Say not the struggle naught availeth,

The labour and the wounds are vain,

The enemy faints not, nor faileth,

And as things have been, things remain.

Arthur Hugh Clough     

太阳电池阵组合基板模态参数分析的半解析模型

基于分布参数系统传递函数方法的基本理论,针对空间结构太阳电池阵的特殊结构形式,通过将太阳电池阵基板划分为条形单元,将基板间连接铰链副简化为均匀梁单元,并利用条形单元与梁单元公共结点间位移连续与力平衡条件,建立了空间结构太阳电池阵动力学特性分析的半解析计算模型。得到了太阳电池阵单块基板和多块组合基板的模态参数计算值,并将其计算结果与有限元结果进行了比较。     

两级滤波结构的导航卫星天线阵抗干扰算法

干扰和多径是影响接收机导航定位性能的两个主要因素。针对卫星导航接收机的抗干扰问题,提出了一种基于两级滤波结构的卫星导航天线阵抗干扰算法。第一级滤波采用功率倒置算法抑制干扰,通过相关解扩提高卫星信号的信噪比,并估计出其空间特征矢量。第二级滤波用估计得到的卫星信号空间特征矢量对第一级滤波输出信号进行加权处理,从而形成指向卫星信号方向的主波束来进一步提高信噪比。仿真结果表明,该算法的性能明显优于功率倒置算法,且非常接近传统的波束形成算法,不需要阵列校正以及姿态测量单元辅助,其实现代价远小于传统的波束形成算法。     

交替极化阵列滤波性能研究

针对极化敏感阵列在工程应用中所受到的诸多限制条件,本文提出了一种新型交替极化阵列结构,分析了其在滤波抗干扰中的理论极限性能,并与极化敏感阵列滤波性能进行对比研究。研究表明:相对而言,交替极化阵列在设备量减半、信号处理自由度减半的条件下,滤波抗干扰性能逼近极化敏感阵列,克服了极化敏感阵列系统复杂性带来的一系列问题,因此在阵列雷达领域具有广泛的应用前景。     

编队对潜作战中抗友邻舰干扰方法

针对编队远程水下警戒中拖曳线列阵声纳抗编队中友邻舰辐射噪声干扰问题,基于拖曳线列阵声纳的检测性能,由友邻干扰时空频特征,给出了产生干扰盲区与左右舷镜像源的原因。分析了两种抗友邻干扰"软补盲"方法的优缺点,并通过计算机仿真双舰编队在平行搜索且只有一条拖曳线列阵工作模式下,得到了未使用抗干扰和采用"软补盲"抗干扰方法后对于被动拖曳线列阵声纳检测性能产生的不同影响,并根据影响结果给出了平行搜索方式下使用"软补盲"抗干扰方法后的队形配置建议与作战指挥原则。     

动态弹道补偿

通常意义下的弹道补偿没有考虑火炮摆动对射击的影响,因而在坦克运动或目标运动时,命中概率将大大降低.分析了由火炮摆动带来的射击误差,给出了相应的补偿算法及电路的实现方法.     

基于垂直线列阵的深海被动目标定深误差

首先研究了在深海环境下,采用三阵元垂直线列阵水声探测系统进行被动目标定深的基本原理。然后分别从随机误差、阵元配置偏差和相干多途水声信道干扰的角度,对被动目标定深的误差源进行了理论分析,并推导了相关公式。通过仿真实验,总结出各误差源对被动目标定深精度影响的规律,为进一步开展被动目标定深研究、提高被动目标定深精度奠定了基础。     

加强约束的布尔可满足硬件求解器

利用现场可编程门阵列固有的并行性和灵活性,提出在硬件可编程平台上基于随机局部搜索算法的布尔可满足性求解器,用于求解大规模的布尔可满足性问题。相对其他求解器,该求解器的预处理技术能极大提高求解效率;其变元加强策略避免了同一变元被反复连续翻转,降低了搜索陷入局部最优的可能。评估结果表明,求解器最多能处理32 000个变元/128 000个子句的实例。相比当前同类型的求解器,其求解效率明显提高。     

数字中频接收机中的数字AGC的设计与实现

介绍了数字自动增益控制(AGC)技术在数字中频接收机中的实现方法’,提出了利用 DSP Builder模型库设计的一种实用的数字自动增益控制电路,所设计的电路在数字中频接收机系统内工作良好。该数字 AGC具有快速收敛、结构简单、性能稳定和成本低等特点。占用 Altera StratixⅡ FPGA 片上163个自适应逻辑单元(ALUTs)。