双DSP技术在无线分组网络路由控制器中的应用

介绍了双DSP技术在无线分组网络路由控制器中的应用,阐述了双DSP间通信方案的选择及双DSP系统的实现,提出了一种双DSP对多个串行通信控制器(SCC)的设计方案,并给出了具体的硬件、软件设计方法.     

A branch and bound algorithm for the minimum storage‐time sequencing problem

The minimum storage‐time sequencing problem generalizes many well‐known problems in combinatorial optimization, such as the directed linear arrangement and the problem of minimizing the weighted sum of completion times, subject to precedence constraints on a single processor. In this paper we propose a new lower bound, based on a Lagrangian relaxation, which can be computed very efficiently. To improve upon this lower bound, we employ a bundle optimization algorithm. We also show that the best bound obtainable by this approach equals the one obtainable from the linear relaxation computed on a formulation whose first Chvàtal closure equals the convex hull of all the integer solutions of the problem. © 2001 John Wiley & Sons, Inc. Naval Research Logistics 48: 313–331, 2001     

数字式单边带调制的关键及实现方法

分析了传统模拟方法实现单边带调制的不足,给出了用数字信号处理方法实现单边带调制的实现方法,并分析了其中的正交调制、内插技术等关键技术,在此基础上设计并实现了一个以TI TMS320 芯片为核心的数字式单边带调制系统.与模拟调制法相比,该电路结构简单,性能稳定可靠.     

DLX虚拟处理器流水线性能分析

介绍了DLX虚拟处理器的结构特征和流水线处理机的工作原理,通过矩阵乘法运算实例模拟了程序在DLX虚拟处理器中的流水执行过程,并利用DLX的统计分析工具对流水线的性能进行对比分析,提出了流水线处理过程中潜在问题的解决方法,为设计和改进流水线结构及提高流水线处理机中算法的执行效率提供了参考依据。     

引入块内码元频数抽样的块内频数检测识别方案

为识别链路层比特流是否加密,以未加密与加密数据在随机统计特性上的差异为依据,利用随机性检测的方法对加密比特流进行识别.在不同比特流长度条件下对3种典型随机性检测方法的识别率进行了比较研究.针对3种检测方法均对长度较短的未加密比特流识别率较低的问题,在块内频数检测的基础上,提出了基于块内码元频数抽样的比特流预处理方案,以及块内频数检测最优分块长度选择方案,并对预处理方案对识别率的影响进行了分析.实验结果表明,提出的方案可以显著提高块内频数检测对未加密比特流的识别率.     

二维拉格朗日和欧拉结合法在流处理器MASA上的实现与评测

现代半导体工艺技术的发展使得在单芯片上放置数百个运算单元成为可能,但是全局片上片外带宽受限。通用处理器体系结构不能较好地适应变化,仍然依靠全局片上结构,少量的运算单元。而流体系结构拥有大量的运算单元、鲜明的存储层次,使得在有限的片外带宽下,用高的本地带宽来满足大量运算单元的需求。首先介绍了原型MASA流体系结构,然后给出了爆轰流体力学中的二维拉格朗日和欧拉结合法(Ygx2)在流体系结构上实现的实例研究,最后用时钟精确的模拟器来评测应用的运行性能,结果表明Ygx2应用在500MHz的MASA上运行结果与1.6GHz的Iantium2的比较快近4倍,证实了流体系结构在高性能计算领域的极大潜力。     

获得前馈序列最大周期的一般方法

本文讨论了前馈序列的周期性问题,找到了使前馈序列获得最大周期的一般方法。     

流化H.264编码的数据并行方法

流模型是一种源于媒体处理的新型并行计算模型.然而H.264编码作为媒体处理领域中的重要应用,在与流模型适配时,却出现重要障碍,主要是由于相关性问题极大地限制了流化过程中数据级并行的开发.针对这个问题,首先根据编码算法分析了编码过程中遇到的相关性问题,然后为各主要编码模块分别提出解除相关性限制的数据并行编码方法.采用这些...     

基于计数器的处理器核性能分析与优化

随着处理器微体系结构日益复杂,性能分析在处理器研制过程中的作用越来越重要。常用的性能分析方法是建立性能模型,该方法主要用于研制初期的设计空间探索,如果用于微体系结构级的分析和优化,速度和精度都会成为限制因素。提出了一种基于计数器的性能分析方法,该方法以项目组已经完成的一款处理器核的硬件实现代码为基础,在处理器核外部添加一个专用性能监测单元,收集微体系结构分析和优化需要的各种事件,并通过结果分析器对统计的事件进行分析,得到微体系结构实现的性能受限因素。采用此方法,在FPGA原型系统上对SPEC CPU2000测试程序运行时的性能受限因素进行了分析,并根据分析结果采取了相应的优化措施,优化后的处理器核性能得到了明显提升。     

不确定数据流多维建模方法*

由于不确定数据流应用的出现,给传统的精确、静态数据环境下的多维建模带来了巨大挑战。针对不确定数据流动态、无限和不确定等特征,提出了一种不确定数据流多维模型。该模型中引入了不确定对象来描述不确定事实元组,并且通过定义时间维度的层次时间窗口,很好地反映了数据流的动态性和无限性,最后还对此多维不确定数据流模型的基本代数操作和分析代数操作进行了形式化定义,为不确定数据流多维查询与分析提供了理论依据。