一种基于多核并行计算的目标分配算法设计

随着计算机多核处理器的高速发展,多核并行计算在各领域发展研究的重要性已逐渐突显,分析了当前典型的并行编程模型,在PCAM设计过程的基础上提出了多核并行算法的设计过程,运用OpenMP编程模型完成了一种目标分配算法的多核并行化设计,通过实验及性能分析,验证了并行目标分配算法相较于传统串行算法在计算效率上的优势。     

多核网络分组处理系统的数据分段卸载发送机制

为摆脱对商用网卡的依赖，降低软硬件复杂度，提出通用多核网络分组处理系统，构建面向大报文高速分组转发应用的软硬件协同数据分段卸载发送机制，并实现原型系统。该机制基于轻量级输入输出的软硬件协同多核分组处理系统，以降低大报文切分、拷贝开销以及软硬件复杂度为目的，把实现切分报文、封装报文头以及校验功能中硬件实现复杂的部分卸载到驱动中，将分段报文数据拷贝缩减为新报文头的拷贝，结合链式直接内存存取技术，为多核实现高速的大报文分组转发提供有效的解决方案。基于国产通用多核和高性能现场可编程门阵列平台进行发送性能测试。测试结果表明：采用数据分段卸载发送机制能大幅提升报文发送性能，有效解决大报文引发的多核网络分组处理性能下降的问题。     

一种基于TMS320C6678的JPEG编码算法并行实现方法

针对数字视频总线在装备应用中的实时性需求,在分析JPEG编码原理和多核DSP任务并行的基础上,提出了一种基于TMS320C6678的JPEG编码算法并行实现方法,该方法实现了任务级并行流水和核间高效通信。实验结果表明,该方法是可行、有效的,并且基于TMS320C6678的JPEG编码系统的实时处理能力有很大提升。     

多核系统中基于动态松弛时间回收的节能实时调度算法

许多嵌入式实时任务的实际执行时间往往小于最坏情况执行时间,因此可以产生大量的动态松弛时间.针对时限等于周期的偶发任务集,提出一种基于动态松弛时间回收的多核系统节能实时调度算法LRE-DVFS-ALL.该算法基于最优在线调度算法LRE-TL,利用TL面内节能实时调度思想,在每个TL面的提前完成时刻实现动态松弛时间回收,降...     

多核环境下负载均衡的并行离散事件全局调度机制

分析了多核环境下传统的离散事件时间弯曲并行系统的性能,针对其事件调度开销小和负载均衡能力强难以兼得的问题,提出了一种基于分布式队列的全局调度机制,设计了相应的数据结构和调度算法,大大减少了锁开销.通过大量实验对多核环境下几种典型离散事件系统并行策略的性能分析表明,本文提出的全局调度策略不仅事件调度开销小,而且回滚率大大降低,有效克服了传统策略回滚量较大或难以实现动态负载平衡的情况,并具备良好的可扩展性.     

Vega Prime与OpenGL飞行控制系统可视化仿真平台设计

提出了一种通用的飞行控制系统可视化仿真平台的设计方案。阐述了Vega Prime开发平台与OpenGL相结合的关键技术及开发方法,并将其应用于飞机在预定航路飞行的实时显示过程中。该平台可以载入各种飞行控制器、飞行动力学模型和数字地图进行仿真,并能够以数字、曲线和三维动画的形式显示仿真结果。该平台采用Visual Studio2008编写主界面和通用实时飞行动力学模型框架,Simulink实现飞行控制器,Matlab引擎服务实现二者的同步和通信,并通过OpenMP多线程并行多核编程技术和MATLAB并行计算工具箱的spmd(Single Program Multiple Data)技术实现了平台仿真的并行解算,最后实现三维战场环境动态显示。以"Beaver"多模态自动驾驶仪仿真设计为例,验证了平台的可行性。     

长向量处理器高效RNN推理方法

模型深度的不断增加和处理序列长度的不一致对循环神经网络在不同处理器上的性能优化提出巨大挑战。针对自主研制的长向量处理器FT-M7032,实现了一个高效的循环神经网络加速引擎。该引擎采用行优先矩阵向量乘算法和数据感知的多核并行方式,提高矩阵向量乘的计算效率;采用两级内核融合优化方法降低临时数据传输的开销;采用手写汇编优化多种算子,进一步挖掘长向量处理器的性能潜力。实验表明,长向量处理器循环神经网络推理引擎可获得较高性能,相较于多核ARM CPU以及Intel Golden CPU,类循环神经网络模型长短记忆网络可获得最高62.68倍和3.12倍的性能加速。     

多核异构冗余模型设计与可靠性分析

为进行电磁仿生研究,提高复杂电磁环境下控制系统运行的可靠性,在一种新型计算机系统结构框架的基础上,提出了多核异构冗余模型,设计了互关总线协议,实现了相应的容错策略,进而进行了异构双机冗余系统的实验,并利用马尔可夫过程模型分析了系统的电磁抗扰能力。实验表明,该模型能够有效地提高系统可靠性,满足相关仿生研究的设计要求。     

一种面向异构多核DSP的数据流传输控制引擎设计与评测

根据多核DSP的应用特点,介绍了一种面向异构多核DSP的数据流传输控制引擎(DSTCE)的结构与设计,并实现了基于DSTCE的数据流前瞻传输技术.该技术以可编程的DSTCE模块为核心,实现了超节点内各个端口之间以及超节点之间的高效数据流传输,而且将传输过程与多核间的数据前瞻和编程模型有机结合起来.该技术避免了复杂的Cache一致性问题,显著提高了大规模多核DSP计算与访存的并行性.实验结果表明,采用DSTCE的多核DSP单个超节点的性能平均提高了22%,两个超节点情况下基于DSTCE结构的系统比基于CC-NUMA结构的系统性能平均提高了14%.     

ADTA-1：一种嵌入式异构双核微处理器

针对多核日益严重的功耗问题,利用异步技术在低功耗方面的优势,结合数据触发结构设计并实现了一种嵌入式异构双核微处理器(ADTA-1).该设计将异步设计应用于嵌入式多核微处理器中,并在芯片中对异步微处理器进行了测试,验证了异步电路在多核微处理器中的有效性和低功耗特性,为进一步设计和实现低功耗异步多核微处理器进行了有益的探索.