流体系结构技术发展探讨

以流计算模型为基础的流体系结构,是面向未来的单片上集成超10亿只晶体管和上千ALU时代的新型体系结构,正成为微处理器体系结构研究关注的前沿焦点之一.首先分析流计算的背景;总结现有的具有代表性的流体系结构,并对它们的结构、执行模式、并行性、片上存储使用方式和应用目标等方面进行了比较;然后归纳流程序设计及其环境,讨论当前流编译研究的热点方向;最后探讨流处理器设计的发展趋势.     

基于定点DSP的计算阶次跟踪研究

对于转速变化的旋转机械,常规的频谱分析方法不能反映其振动信号的真实状态;同时,在转速变化剧烈的情况下,传统阶次分析仪器采用的转速脉冲到达时刻测量方法精度不高。针对以上问题,采用基于定点DSP的计算阶次跟踪方法,通过TMS320C5402定时器的精确计时功能实现高精度转速脉冲到达时刻的测量,同时利用DSP的McBSP(Multi-channel Buffered Serial Port,多通道缓冲串行口)同步采集振动信号,实现混合信号的采集和处理,完成基于DSP的实时阶次跟踪,并通过变速箱启动的实例验证了算法的有效性。     

基于DSP的导弹发射控制通道检测系统研究

为了提高导弹发射控制系统的故障诊断能力和实时性,满足系统多通道检测的需要,研究了基于DSP的发射控制通道检测系统。该系统具有自测试功能,能够根据发控计算机指令完成多通道信号的采集、保存和上传。经测试,该系统运行稳定可靠,各功能达到发射控制系统要求。     

多核异构冗余模型设计与可靠性分析

为进行电磁仿生研究,提高复杂电磁环境下控制系统运行的可靠性,在一种新型计算机系统结构框架的基础上,提出了多核异构冗余模型,设计了互关总线协议,实现了相应的容错策略,进而进行了异构双机冗余系统的实验,并利用马尔可夫过程模型分析了系统的电磁抗扰能力。实验表明,该模型能够有效地提高系统可靠性,满足相关仿生研究的设计要求。     

超级计算机发展的新技术和新观念

近年来，超级计算机技术的新发展和研制超级计算机的新观念表明，更高性能超级计算机的体系结构正酝酿着新的变化；研制更高性能超级计算机不但应重视性能价格比，而且应重视性能拥有代价比；研制超级计算机不再是超级计算机公司的专利；人们不但需要高性能计算机，还需要高生产率计算机。     

一种面向异构多核DSP的数据流传输控制引擎设计与评测

根据多核DSP的应用特点,介绍了一种面向异构多核DSP的数据流传输控制引擎(DSTCE)的结构与设计,并实现了基于DSTCE的数据流前瞻传输技术.该技术以可编程的DSTCE模块为核心,实现了超节点内各个端口之间以及超节点之间的高效数据流传输,而且将传输过程与多核间的数据前瞻和编程模型有机结合起来.该技术避免了复杂的Cache一致性问题,显著提高了大规模多核DSP计算与访存的并行性.实验结果表明,采用DSTCE的多核DSP单个超节点的性能平均提高了22%,两个超节点情况下基于DSTCE结构的系统比基于CC-NUMA结构的系统性能平均提高了14%.     

基于共享Cache多核处理器的Radix聚集连接优化

基于目前主流的多核处理器,研究了数据库Radix-Join算法中的聚集连接优化.针对多线程聚集连接执行时,线程Cache访问缺失严重的问题,采用预读线程预先将聚集连接线程需要访问的聚集对从内存读入L2-Cache,提高了线程的Cache访问性能.并根据聚集连接执行时的代价模型,优化了聚集连接执行框架和各种线程参数.在实验中,基于内存数据库EaseDB实现了本文提出了算法,实验结果表明,聚集连接性能得到较大提高.     

龙芯：为信息战构筑城防

近日，中国首台采用国产高性能通用处理器芯片和其他国产器件。设备和技术的万亿次计算机“KD-50-I”，在中国科技大学研制成功，并通过了专家委员会的鉴定。在中国以前研制成功的此类高性能计算机中．中央处理芯片主要来自IBM。INTEL或AMD等国外公司．而这次采用的是我国自主研发的处理器芯片“龙芯2F”，     

软件无线电数字信号处理器体系结构研究

软件无线电因被认为是无线通信技术未来的发展趋势而受到广泛关注.目前数字信号处理器是软件无线电发展的瓶颈.通过分析、比较目前几种较为典型的软件无线电数字信号处理器结构,归纳总结各种结构各自设计出发点和优缺点,并对软件无线电数字信号处理器的发展趋势做了展望.     

乱序超标量处理器核的性能分析与优化

随着处理器微体系结构日益复杂,性能分析在处理器研制过程中的作用越来越重要。常用的性能分析方法是建立性能模型,该方法主要用于研制初期的设计空间探索,如果用于微体系结构级的分析和优化,速度和精度都会成为限制因素。因此,提出一种基于计数器的性能分析方法,该方法以项目组已经完成的一款处理器核的硬件实现代码为基础,在处理器核外部添加一个专用性能监测单元,收集微体系结构分析和优化需要的各种事件,并通过结果分析器对统计的事件进行分析,得到微体系结构实现的性能受限因素。采用此方法,在现场可编程门阵列原型系统上对SPEC CPU2000测试程序运行时的性能受限因素进行分析,并根据分析结果采取相应的优化措施,优化后的处理器核性能得到了明显提升。