TMS320C30数字信号处理器及其在舰载高频串行调制解调器中的应用

本文概述了Texas仪器公司第三代数字信号处理器TMS320C30的关键特点及技术性能;并从应用的角度,详细介绍了用TMS320C30实现串行MODEM解调器的硬件结构,设计思想,以及存贮器分配、读写时序、等待电路,及用TLC32044实现的A／D、D／A电路等外围接口电路的设计和调试技术。     

空间矢量脉宽调制的研究

对空间矢量脉宽调制(SVPWM)的理论进行了较详细的讨论.利用DSP电机控制器TMS320F240实现SVPWM,分析了该方法的特点,并给出了相应的实验结果.     

多核网络分组处理系统的数据分段卸载发送机制

为摆脱对商用网卡的依赖，降低软硬件复杂度，提出通用多核网络分组处理系统，构建面向大报文高速分组转发应用的软硬件协同数据分段卸载发送机制，并实现原型系统。该机制基于轻量级输入输出的软硬件协同多核分组处理系统，以降低大报文切分、拷贝开销以及软硬件复杂度为目的，把实现切分报文、封装报文头以及校验功能中硬件实现复杂的部分卸载到驱动中，将分段报文数据拷贝缩减为新报文头的拷贝，结合链式直接内存存取技术，为多核实现高速的大报文分组转发提供有效的解决方案。基于国产通用多核和高性能现场可编程门阵列平台进行发送性能测试。测试结果表明：采用数据分段卸载发送机制能大幅提升报文发送性能，有效解决大报文引发的多核网络分组处理性能下降的问题。     

一种基于FMA加速FFT计算的向量化方法

提出一种基于融合乘加指令加速FFT计算的向量化方法,通过变换FFT的蝶形单元运算流程,将传统计算方式中独立的乘法和加法操作组合成次数更少的融合乘加操作,使得DIT基2 FFT算法的蝶形单元计算的实数浮点操作由原来的10次乘(加)操作减少到6次融合乘加操作,DIT基4 FFT算法的蝶形单元计算的实数浮点操作由原来的34次乘(加)操作减少到24次融合乘加操作;优化了蝶形因子的向量访问,减少存储开销。实验结果表明,提出的方法能够显著加速FFT的计算,取得高效的计算性能和效率。     

一种基于GPU的数字信道化处理方法

为了减少数字信道化接收机的开发成本,提高吞吐量与处理速度,对被动雷达截获信号数字信道化接收机的结构进行了研究,提出了一种基于GPU的数字信道化接收机的实现方法。该高效结构不仅节省了硬件成本,缩短了开发周期,而且加快了处理速度,达到了准实时性。实验结果表明:基于GPU的运算平台与CPU平台相比较,处理速度提高一倍左右。     

LS-DSP数字信号处理器总线的低功耗设计

随着数字信号处理器制造工艺的进步,总线的功耗已经成为数字信号处理器功耗的主要组成部分。研究了LS DSP数字信号处理器地址总线、数据总线、内部数据总线三类总线的低功耗设计技术,主要采用了总线编码的方法实现总线的低功耗。实验结果表明,LS DSP采用总线低功耗技术后,有效地降低了总线的功耗。     

单边带信号的软件实现方法

相移法产生单边带调制的方法,用数字信号处理算法和数字处理器件易于实现且性能指标优良,同时由于调制是在处理器中用软件编程实现的,摆脱了模拟硬件的限制,适用于软件无线设备。     

应用多GPU的可压缩湍流并行计算

利用CUDA Fortran语言发展了基于图形处理器(GPU)的计算流体力学可压缩湍流求解器。该求解器基于结构网格有限体积法,空间离散采用AUSMPW+格式,湍流模型为k-ωSST两方程模型,采用MPI实现并行计算。针对最新的GPU架构,讨论了通量计算的优化方法及GPU计算与PCIe数据传输、MPI通信重叠的多GPU并行算法。进行了超声速进气道及空天飞机等算例的数值模拟以验证GPU在大网格量情况下的加速性能。计算结果表明:相对于Intel Xeon E5-2670 CPU单一核心的计算时间,单块NVIDIA GTX Titan Black GPU可获得107~125倍的加速比。利用四块GPU实现了复杂外形1.34亿网格的快速计算,并行效率为91.6%。     

一种高效的支持原位计算的三角矩阵乘法向量化方法

向量处理器的向量化算法映射是难点问题。提出一种高效的支持原位计算的三角矩阵乘法向量化方法,采用将L1D配置为SRAM模式,用双缓冲的乒乓方式平滑多级存储结构的数据传输,使得内核的计算与DMA数据搬移完全重迭,让内核始终以峰值速度运行,从而取得最佳的计算效率;将不规则的三角矩阵乘法计算均衡分布到各个向量处理单元,充分开发向量处理器的多级并行性;将结果矩阵保存在乘数矩阵中,实现原位计算,节省了存储空间。在Matrix上的实验结果表明,提出的向量化方法使三角矩阵乘法性能达到1053.7GFLOPS,效率为91.47%。     

弹上信息处理器闭环模飞系统的研制

弹上信息处理器是导弹电子系统的关键部件,为满足弹上信息处理器研制过程中的闭环实时模飞需求,基于Vxworks实时操作系统技术,实现了基于PCI总线仪器的实时闭环模飞系统.为有效地提高仪器的集成度,仪器模块采用FPGA作为主控制器,基于可编程片上系统(SOPC)技术,实现了带有DMA控制器的PCI接口、HDLC串行通讯协议以及对输入输出开关量的控制.应用结果表明:该设计实现了高效灵活的闭环实时模飞系统,能满足弹上信息处理器不同研制阶段的测试需求,便于更新和扩展.