基于网络处理器的新型IPv6转发系统的设计与实现

转发与控制分离结构的提出和网络处理器的发展对路由器的扩展性、灵活性、性能具有重要的影响,而IPv6作为下一代互联网协议的核心,是路由器研究的重要对象。简要阐述了基于转发与控制分离结构ForCES的IPv6路由器的系统结构,重点论述了基于网络处理器的IPv6路由器的转发结构、双栈转发系统的流程设计和隧道机制设计的实现,给出IPv6路由器原型系统的实际测试结果。     

一种基于MPSoC的网络处理器模型及其应用

从MPSoC系统设计角度出发提出了网络处理器的参数化分析模型,称为NePlat。该模型采用数据流进程网络(DPN,Dataflow Process Network)描述网络应用,构造参数化异构硬件资源,并将应用模型映射到体系结构资源上评价网络处理器性能。     

串行通信控制器在双DSP系统中的应用

介绍了串行通信控制器在双ＤＳＰ系统中的应用，提出了一种双ＤＳＰ对多个串行通信控制器控制的方案，并给出了具体的硬件电路及其在异步模式下的软件设计方法。     

一种基于VLIW DSP架构的高性能取指流水线

以超长指令字(VLIW)数字信号处理器(DSP)作为平台,针对现有提高单线程取指流水线效率的方法中存在的弊端,提出了一种高性能的取指流水架构.该架构支持无效取指的检测与作废,从而降低不必要的cacbe访问,减少取指流水停顿周期,该结构还引入专用硬件支持编译调度的循环软流水,有效提高指令并行性,降低代码存储空间,由此释放...     

一种新型的Free-memory众核处理器片上通信接口

高性能计算机系统越来越多采用集群系统,集群系统的性能极大地依赖于通信接口.基于片外SRAM保存地址变换表的用户级通信方法,极大地增加了芯片和系统的设计复杂度和成本.在传统基于I/O总线的HCA基础上,提出并实现了一种新型的Free-Memory的众核处理器片上通信接口,去掉了本地存储器接口,通过高效的cache管理策略...     

基于特征提取的匹配场处理

匹配场被动定位具有优于传统被动定位算法的性能,但其对环境参数具有依赖性的缺点严重制约了算法的应用。为了改善算法的适应性,在充分利用拷贝场协方差矩阵信号分量和噪声分量的基础上,构造了两种优化的特征提取匹配场处理器。最后使用1993年NATO SCALANT Centre在地中海用垂线阵采集的实验数据对算法进行了验证,结果显示在不确实海洋环境下,算法不仅可以成功定位固定声源和运动声源,而且其输出信干比和峰值背景比都得到了改善。     

面向计算流体力学的图形处理器资源管理

针对求解计算流体力学过程中图形处理器资源利用率低的问题,提出面向计算流体力学的图形处理器资源优化管理方案。基于计算流体力学的算法特性和同时运行任务的执行特点,设计合理的调度方案。通过动态改变不同任务的启动规模和启动时间,在减少资源竞争的同时提高图形处理器资源的有效使用。实验结果表明:本文提出的资源管理方案相比基线方法在不同任务规模下的平均加速比达到 1.64,对图形处理器的硬件资源使用也有了显著的提升。     

基于GPU的SAR成像层次化并行处理研究

针对SAR成像处理具有的内在并行性,提出了一种基于GPU的SAR成像层次化并行处理方法。首先分析了SAR成像处理过程中信号的并行性,对任务进行了层次化分解与组合,设计了层次化并行的CS成像算法;然后通过CUDA编程将并行成像算法映射到CPU+GPUs系统平台上,实现了层次化并行成像处理;为了检验并行处理效果,采用原始数据进行了SAR成像处理实验。实验结果表明,在几乎没有损失图像质量的情况下,层次化并行处理获得了较高的加速比。     

FPGA、ARM DSP嵌入式技术的在线航空摄影测量方法*

为满足空间数据实时处理的需求,提高航空摄影测量系统在线处理能力,本文研究一种在线摄影测量的理论与方法,基于嵌入式架构设计一种在线摄影测量系统,使用FPGA、ARM DSP等嵌入式计算技术建立专门的硬件运行环境,移植并优化现有算法到嵌入式系统中,实现摄影测量数据的在线处理。机载航摄实验结果表明,本文方法能够实现对摄影测量数据进行快速稳定的在线处理,验证了基于嵌入式架构的在线摄影测量的可行性,把摄影测量的处理效率提高到了一个更高的水平,同时也进一步拓宽了摄影测量技术的应用领域。     

异构千核处理器系统的统一内存地址空间访问方法

为了达到异构多核处理器能直接交叉访问对方的内存地址空间的目的,通过构建统一的三级Cache结构和数据块状态标记方法,并优化Cache块状态的修改算法,提出了异构千核处理器系统的统一内存地址空间访问方法,避免了当前独立式异构计算机系统结构下复制和传输数据块所带来的大量额外访存开销。通过采用部分Rodinia基准测试程序测试,获得了最高9.8倍的系统加速比,最多减少了90%的访存频率。因此,采用该方法能有效减少异构核心间交换数据块所带来的系统开销,提高异构千核处理器的系统性能加速比。