神经网络能力研究

文献[1]～[3]中研究了神经网络的能力—存储能力。但我们认为神经网络的能力应包括存储能力和计算能力两个方面。本文对神经网络的存储能力和计算能力进行定量分析,并得出了许多有益的结论。     

MPP Fortran 程序中串行循环的优化

在大规模并行处理系统中,通讯开销是影响程序性能的一个重要因素。本文提出了一种ＭＰＰＦｏｒｔｒａｎ程序中串行循环的优化技术：在串行循环中加入同步控制、将串行循环转换成共享循环。该技术能减少通讯开销、提高程序的性能。     

基于访问偏好的卫星遥测时序数据存储方法

随着航天事业的发展,尤其伴随巨星星座的构建,在轨卫星数量越来越多,如何管理使用海量的遥测数据成为航天测控系统亟需解决的问题。针对测控系统当前时序数据全参数存储策略带来的时序数据量较大的问题,引入业务访问遥测数据记录中的遥测参数标识、数据使用时间和访问记录时间等参数,构建参数存储强度函数,提出基于深度线性规划霍克斯模型的时序存储算法,对时序数据存储策略进行改进,同时设计实验对比全参数时序数据存储策略和基于深度时序算法的存储策略,验证该方法在保证时序数据访问命中率基础上,存储量相较全参数存储策略降低至2%,达到与基于深度时序算法的存储策略相近的水平,同时解决基于深度时序算法的存储策略收敛性不足的问题,该方法有效解决了单服务器时序数据存储量大的问题。     

大整数乘除运算在PC机上的实现

大整数在要求高精度的应用中非常有用.特别是大质数和一般大整数有一个极为重要的应用,就是关于计算机数据加密.在计算机数据加密技术中,常会遇到大整数的算术运算问题.由于所使用的机器和所用语言的限制,大整数的"乘""模"两种运算很难运用高级语言中的"乘""除"运算.提出了一种逐位存储、按字节运算的方法,并用C 实现了大整数的十进制乘除法运算,之后将提出的算法与类似算法的时间复杂度进行了比较,最后给出了算法的运行时间.     

2014nccet：闪存阵列的可重构策略

利用低延迟、低功耗、高可靠的NAND Flash构建闪存存储阵列是实现高性能存储系统的有效手段。但应用传统RAID技术构建闪存存储阵列,会引入磨损均衡,校验数据更新频繁导致阵列生命周期降低等问题。针对闪存固有的读写特性,设计实现了一种基于NAND Flash的高性能RAID机制——基于缓存的可重构RAID策略（Cache-Based Reconfigurable RAID,CBR-RAID）。该机制采用可重构条带的思想,利用非易失存储器SCM（Storage Class Memory）作为缓存,对数据顺序重组。实验结果表明该策略能够有效降低垃圾回收开销,提高闪存阵列的性能和使用寿命     

闪存阵列的可重构策略

利用低延迟、低功耗、高可靠的闪存芯片构建闪存存储阵列是实现高性能存储系统的有效手段。但应用传统磁盘阵列技术构建闪存存储阵列,会引入磨损均衡、校验数据更新频繁导致阵列生命周期降低等问题。针对闪存固有的读写特性,设计实现了一种基于NAND Flash的高性能磁盘阵列机制——基于缓存的可重构磁盘阵列策略。该机制采用可重构条带的思想,利用存储等级的内存作为缓存,对数据顺序重组。实验结果表明:该策略能够有效降低垃圾回收开销,提高闪存阵列的性能和使用寿命。     

关键循环到粗粒度可重构体系结构的存储感知映射

针对已有工作面向粗粒度可重构结构(CGRA)研究循环映射的不足,提出一种新颖的存储感知的关键循环映射方法 MALP。该方法定义RCP_CGRA体系结构模型并阐述关键循环到CGRA的映射问题,通过引入结合数组分簇的多面体数据域划分方法进行循环存储分析,根据分析结果,结合体系结构资源约束实现了循环的有效映射。实验结果表明,与已有的方法相比,MALP方法能够快速分析存储需求并有效降低循环映射的资源占用率,提高数据吞吐量,进一步提升了CGRA上循环映射的性能。     

辐射式雷达目标模拟器射频前端设计与集成

完成了辐射式雷达目标射频模拟器射频前端的设计与系统集成,该模拟器工作于L/S/X三个频段,支持连续波和脉冲工作体制,具有高精度的多目标生成能力。射频前端的插件结构设计保证了射频前端的电磁兼容性能和功能可扩展性。其测试结果均优于指标要求,并支持模拟器系统成功完成了实际雷达的目标模拟实验,验证了模拟器的系统性能。     

基于BFS和FPGA-CPU的混合加速器设计

为了实现由软件和硬件执行小世界图搜索的加速器系统,提出了一种在单芯片FPGA-CPU异构硬件平台上基于广度优先搜索算法实现的混合加速器系统设计;提出了采用线性代数语言实现的BFS;提出了一种处理单元结构,它由一个负责与主存储器全部交互的后端、用于执行布尔塥运算的前端和一个距离生成器构成;在ZedBoard平台上设计了一种采用Xilinx Zynq Z7020 FPGA-CPU混合结构的实际加速器系统。实验结果表明,设计的混合加速器不仅能够实现小世界图的快速搜索,而且相比于目前其他先进的基于BFS算法的混合加速器结构有更好的加速性能。