SCP口寄存器的比特组成

SCP口寄存器是ISDN U接口技术中的串行控制口寄存器.SCP口寄存器可分为控制寄存器、状态寄存器以及维护信道数据寄存器;从比特位数方面考虑,SCP口寄存器也可分为三类:6个4比特宽的“半字节”寄存器NRO—NR5、一个12比特的寄存器R6以及17个8比特的字节寄存器BRO—BR15A.下面就一些主要的寄存器的比特组成进行论述.     

ET:一种能耗有效的高性能嵌入式处理器

随着标准和算法的不断演进,高端嵌入式应用对性能和能耗提出了越来越高的要求.然而,能耗问题成为将VLSI潜力转换为实际应用需求的最大挑战,基于此,提出ET( Embedded Tera-scale Computing)处理器设计.ET以众多轻量级处理器(称为小核)来搭建目标处理器,每个小核都是一个基于显式数据和指令管理的...     

模数转换器ADSl217及其与单片机的接口技术

ADSl217是一种最新型宽动态范围24位高精度模数(A／D)转换器，它采用Delta—Sigma(△-∑)技术、可编程数字滤波器、可编程增益放大器、自校正技术以及徽处理器，有效精度高达22位，满量程非线性误差小于0．0012％。详细阐述了它的结构、引脚功能、特点、原理、参数及命令，并给出了与单片机的接口电路以及工作的时序波形图。该电路已成功应用于高精度多通道数据采集卡中。     

一种面向分布式寄存器文件的VLIW调度新策略

新一代面向密集计算的高性能处理器普遍采用分布式寄存器文件来支撑ALU阵列,并通过VLIW开发指令级并行.面向分布式寄存器文件的编译成为新兴的研究热点,在斯坦福大学的kernelC编译器ISCD中最早提出了面向分布式寄存器的VLIW调度问题,在该领域处于领先水平,但是没有解决重负载下的分布式寄存器分配问题,使应用编程受到极大限制.在其基础上提出了一种新的VLIW调度策略,实验结果表明能够很好地解决重负载下的分布式寄存器分配问题.     

装甲车辆火力性能仿真模型可信性与实时性

可信性与实时性是"人在回路"仿真系统研究的核心内容.在仿真过程中,通过对坦克火力系统物理模型分析,兼顾仿真精度与实时性要求,采用与实际武器装备一致的解算方法,拟合出方位角、瞄准角、最大弹道高与测距距离的函数关系,并据此构造出装甲车辆的外弹道曲线.通过对计算机机器时间物理模型的分析,采用读取CPU内部64位时间寄存器EDX:EAX方式,实现了仿真算法的纳秒级实时运算.通过提高可信性与实时性,增强了"虚拟战车"的沉浸感,为装甲武器装备的采办提供了必要的支持.     

基于中间表示规则替换的二进制翻译中间代码优化方法

动态二进制翻译在实现多源到多目标的程序翻译过程中,为屏蔽不同源平台间的硬件差异引入中间代码,采用内存虚拟策略进行实现,但同时带来中间代码膨胀问题。传统的中间代码优化方法主要采用对冗余指令进行匹配删除的方法。将优化重点聚焦在针对特殊指令匹配的中间表示规则替换上,提出了一种基于中间表示规则替换的二进制翻译中间代码优化方法。该方法针对中间代码膨胀所呈现的几种典型情景,描述了中间表示替换规则,并将以往应用在后端代码优化上的寄存器直接映射策略应用在此处。通过建立映射公式,实现了将原来的内存虚拟操作替换为本地寄存器操作,从而降低了中间代码膨胀率。使用SPEC CPU2006测试集进行了实验,验证了此优化方法的正确性和有效性。测试用例在优化前和优化后的执行结果一致,验证了优化方法的正确性;优化后测试用例的中间代码平均缩减率达到32.59%,验证了优化方法的有效性。     

基于SIMD处理器的全定制多粒度矩阵寄存器文件

在SIMD处理器上映射矩阵运算时会带来大量的数据重排操作从而降低系统性能。本文提出定制化的多粒度矩阵寄存器文件(MMRF)以消除数据重排操作。MMRF支持多粒度的并行行访问和列访问,从而提升矩阵运算的性能。MMRF可以被动态配置为不同的并行访问模式,在不同模式下一个或多个子矩阵可以被并行处理。实验结果显示,同传统的向量寄存器文件(VRF)和矩阵寄存器文件(MRF)相比,MMRF可分别带来2.21倍和1.6倍的平均性能提升,面积分别增加14.3%和3.7%,功耗分别增加14.6%和2.2%。同TMS320C64x+处理器相比,基于SIMD技术的FT-Matrix处理器在引入MMRF后可以得到5.65倍到7.71倍的性能提升。通过层次化的全定制设计技术,MMRF的面积和关键路径分别减少17.9%和39.1%。     

Q2220型直接数字式频率合成器原理与应用

直接数字式频率合成技术是当今电信领域与电子仪器领域一个引人入胜的课题,尤其是采用了VLSI工艺和某些先进技术的直接数字式频率合成系统(DDS)芯片,更使频率合成器的研制者们如虎添翼。本文介绍的 Q2220 DDS芯片,是美国 QUALCOMM公司近几年推出的该类产品之一,本文介绍其特点、用途、工作原理和应用方法,最后给出设计实例和有关结论。     

面向能耗有效高性能嵌入式微处理器的VLIW调度

为了降低功耗,目前能耗有效的嵌入式微处理器一般都采用分布式与层次化的寄存器文件结构。第一层的超小寄存器文件(TORF)的极小容量使得很多数据必须存放到第二层的通用寄存器文件(GRF)中,这给编译器带来了新的挑战。通过分析程序特征,提出了新的VLIW调度算法,通过在编译时对变量进行检测,在恰当的时机插入虚拟的copy操作并进行指令与通信调度,为对寄存器需求较大的全局变量与软流水变量构建了新的包含GRF的数据传输路由,将对TORF的压力转移到GRF中。实验结果表明,新的VLIW调度算法符合处理器的设计初衷。与不使用GRF相比,在程序性能只降低约8%的情况下,降低了约51%的寄存器访问能耗,43%的处理器能耗。最关键的是避免了程序员手工分配优化的难题。     

低开销的软错误免疫寄存器设计

随着工艺尺寸的逐渐缩小,集成电路中由放射性粒子引起的软错误不断增加,在设计时必须考虑由软错误引起的可靠性问题.使用软错误免疫寄存器对电路敏感部分选择性加固是降低逻辑电路软错误率简单有效的方法.总结了常用的软错误免疫寄存器结构,并使用可靠性分析方法对8种寄存器进行量化研究和比较,得出双模时空冗余寄存器具有更高的可靠度;针对现有可靠寄存器开销较大的缺点,设计了一种基于时钟延时的动态主级时空双模冗余寄存器--DMTS-DR,不仅能很好地免疫自身的SEU,还能对前级组合逻辑的SET进行有效屏蔽.与其它可靠寄存器相比,DMTS-DR的面积和延时开销都有大幅降低,在可靠性、面积和速度间实现了较好的折中.