双冗余热备份技术的综合控制设备设计与实现

为提高地面装备可靠性,提出一种基于双冗余热备份技术的车载综合控制设备,采用仲裁方式实现状态实时监测及主、备切换功能,同时基于复杂度、可靠性及实现难度考虑,设计一种任务级同步的余度管理方法,通过余度间的通信链路及运行在CPU模块上的任务同步软件模块实现主、备间的任务同步,既满足设备同步需求,同时易于实现,复杂度低。     

新型跳频电台同步进程的分析与设计

本文分析了新型跳频电台同步进程的若干问题,提出了跳速为数百跳/秒同步进程的设计思想,详细介绍了设计过程中的某些技术问题,最后给出了采用模块程序设计法所编制的各个模块的主要功能。     

水下高重频距离选通成像雷达同步控制器设计

设计了一种信号延时和宽度大范围精确可调的同步控制器,以产生水下高重频距离选通成像雷达中ICCD同步门控信号。该同步控制器由光电-模数转换电路和门控信号发生器两部分组成,其中光电-模数转换电路可实现激光脉冲信号的采集和模数转换;门控信号发生器基于FPGA内部计数器构建了信号时域参数粗调模块,并采用时钟延时芯片组成了信号时域参数精调模块。实验测量表明:该同步控制器输出信号能达到10ps的理论控制精度和100μs以上的控制范围,信号沿抖动约为0.5ns。     

高速并行Gardner算法设计与实现

随着空间探测任务逐步增加、空间信道频谱资源日趋紧张,传统Gardner定时同步算法已经无法满足高速数传系统高通量、高可靠性的需求。为了提高Gardner定时同步算法的吞吐率并增大可纠正误差范围,提出一种高速并行Gardner算法。为了保证插值精度同时减少乘法器消耗,设计了一种并行分段抛物线插值滤波器;为了便于并行流水线设计和最佳采样点选取,构建了计数模块和定时缓存调整模块;为了提高等价吞吐率,重构了流水线并行环路滤波器结构和并行数控振荡器结构。结果表明,该算法等价吞吐率可达1 739.13 Msps,数字信号处理器资源消耗可减少44%,可纠正2×10^-3的定时误差。     

用于在轨装配锁紧释放机构的设计

根据未来空间站发展方向提出的模块化航天器的设计要求,设计了一种基于"无源"锁紧技术和形状记忆合金释放技术的锁紧与释放机构。利用三维建模软件绘制在轨装配模块的三维模型,其中包括主动模块、被动模块以及实验架等。通过ADAMS仿真软件对在轨装配模块锁紧与释放过程进行仿真分析,将得到的锁紧与释放机构的仿真运动数据与理论设计进行对比,验证了该机构能够完成既定的设计目标。     

带挤占的星载交换机中队列管理器的FPGA设计

针对星载交换机中信元存储器容量受限的情况,文章设计实现了一种带有队列挤占功能的信元队列管理器电路,详细介绍了其各个模块的设计思想和工作方式。使用Verilog HDL编程实现各个模块的功能,并通过ModelSim功能和时序仿真可知,该电路能够满足队列管理器的功能设计要求,具有较低的实现复杂度。     

基于FPGA的零中频DPSK信号解调技术研究与实现

传统超外差结构的接收机,主要通过Costas环实现DPSK信号的载波同步,而在零中频架构的接收机中,因为直接将射频信号下变频到基带,所以无法通过低通滤波器滤除与载波信号相乘的倍频分量。为完成零中频接收机中DPSK信号的载波同步,通过对零中频接收机接收到的信号进行分析,提出一种数学方式实现低通滤波,替代了传统Costas环路中的低通滤波器模块,Simulink仿真结果验证了该方案的可行性。最后根据设计方案,在FPGA硬件平台上实现零中频DPSK信号解调模块的设计,实验结果表明,这种方案可以满足零中频DPSK信号解调的需求。     

新型舰船雷达标校系统的同步研究

时间和频率同步是雷达标校系统的关键技术之一,同步的实现是系统采用两地雷达目标模拟技术所必须的;研究了一种基于GPS卫星的时间和频率同步方案,即接收GPS转发的标准时间和频率信号,采用同步模块实现标校系统舰上和岸上两地的时间和频率同步,该方案优于传统同步装置的长时间校正频率误差,提高了标校系统的时间和频率同步精度,从而减小了标校系统对雷达进行标定校准的误差。     

使用FPGA设计高可靠SpaceWire路由器

为了提高系统的可靠性和可用性，提出一种基于静态随机存取存储器（Static Random-Access Memory,SRAM）型现场可编程门阵列（Field-Programmable Gate Array, FPGA）的SpaceWire路由器设计方法。路由器通过系统级三模冗余技术加固，采用基于位流重定位的动态部分刷新技术修复系统中发生的软故障，并提出一种基于工作输入和健康现态的实时状态同步方法，以确保故障模块修复后的状态与其他模块同步。因此，该系统能够进行错误掩蔽和自我修复。在Xilinx Virtex-5 FPGA开发板ML507上对所提出的路由器系统结构和设计方法进行实现和验证。实验结果表明，路由器的可靠性和可用性显著增加，且系统的实时性很好，能保证路由器在整个工作过程中提供正常服务而不会引起系统功能中断或延迟；位流重定位技术的采用将所需存储空间减少三分之二，同时也降低了原始位流本身故障的可能性。     

JTIDS消息字还原模块的FPGA设计

根据公开的关于Link16数据链的信息标准并结合我军对战术数据链的具体要求,设计了一种JTIDS终端消息字还原模块,该模块包含CCSK码字解密,CCSK译码,解交织,RS译码等一系列基带数据处理过程。首先介绍了Link16数据链消息字还原模块的原理,对其各个子处理模块进行了设计并提出了硬件实现方案,然后在Quartus II环境下选择Cyclone II系列的EP2C8Q208C8 FPGA芯片进行了JTIDS消息字还原模块的系统级综合与仿真,并在该芯片的开发板上进行了验证,硬件成品可用于JTIDS终端功能测试与评估等多种场合。     

基于FPGA的FC终端协议处理芯片的设计与实现

为满足新一代航空电子系统对光纤通道网络的实际应用,实现FC终端接口板的快速开发,在对光纤通道协议进行深入研究的基础上,提出了一种基于FPGA的FC协议处理芯片的设计方案。对协议处理芯片的功能结构进行研究分析,采用模块化设计思想,对FC帧收发模块、缓冲区流量控制模块、端口状态机以及FC收发通道模块进行详细设计。通过对协议处理芯片的功能测试表明芯片满足高速低功耗的设计要求,该芯片对航空电子系统中光纤通道网络的研究与应用具有一定的借鉴与促进作用。     

初始备件设计方法研究

以武器装备初始备件的设计与供应现实为背景,根据初始备件的配置依据,提出了一种基于维修任务和维修保障要求的初始备件设计方法。通过这种设计方法,能够在研制过程中同步开展初始备件设计,并优化配置方案,从而为武器装备的初始备件清单设计提供了依据,也为其他武器装备的初始备件清单设计提供了借鉴。     

二次群CPFSK信号的位同步提取与实现

本文讨论了几种常用的位同步提取方法及衡量位同步的性能指标,分析了ＣＰＦＳＫ基带信号的特点,提出了一种获取ＣＰＦＳＫ信号的位同步方法,并设计了相应的具体电路。     

自适应Kalman滤波的战术数据链自主时间同步算法

分析了战术数据链自主时间同步机制及各类误差源特性,给出了降低时间同步误差源影响的设计途径。针对复杂物理环境下时钟漂移模型难以准确建立的问题,设计了一种基于自适应Kalman滤波的自主时间同步算法,提高了不利条件下数据链的时间同步性能,实验结果证明了所采用方法的有效性。     

自动武器谱系模块划分算法的研究与应用

根据新产品快速设计要求,必须利用模块化方法提高设计知识的重用率和可重构性,针对某些特殊机械类产品,在保证模块接口的几何尺寸装配外,其模块的通用还需满足十分严格的技术指标条件,必须结合其物理性能分析评估进行合理分划,并考虑在特定的产品谱系平台上实现模块的通用化。将谱系法规应用于自动武器模块化设计,提出两种实用的模块划分算法,即参照点谱系模块划分和模式法谱系模块划分方法;并利用模式法思想进行模块分划,首先根据能量流物理效应,将其划分为初始模块集合,再构造相关性矩阵,对其中复杂部件的模块划分进行验算,实践结果验证了该模块划分算法的正确性与可行性,对其他机械产品具有普适意义。     

便携式1553B总线通讯接口卡的设计与实现

为使便携式计算机与1553B总线设备间的数据通讯更加方便快捷,提高设备检测效率,设计了一种便携式1553B总线通讯接口卡。接口卡采用功能模块化的方法,设计了USB协议接口模块和1553B协议处理模块,并将USB总线通讯接口模块、缓冲模块、定时模块均集成于一片FPGA上。为实现安全性与可靠性,同时还设计了ESD保护电路。给出了接口卡的总体设计思想及工作原理,详细介绍了硬件设计和软件设计思想。经多次测试,验证了其可行性,结果满足实际应用的需求,实现了接口卡的可靠性和便携性。     

把科技创新作为发展秘器——中广核跨国三维异地协同设计平台为核电设计提速

中国广东核电集团跨国三维异地协同设计平台,是目前世界上地域跨度最大、覆盖项目最多、设计手段最先进的设计平台,自2008年建成投入使用以来,彻底改变了传统的核电站设计方式,将传统意义上的单个设计产品化整为零,科学、有序地分解成可以同步设计的多个模块,通过实施标准的设计数据参照,应用三维设计理念与方法,使核电站的设计实现了流水化作业生产。仅电缆路径设计一项,通过采用三维模拟电缆敷设方法,实现了自动化设计,其计算速度达就达到国外同类电缆设计软件的150倍以上。     

一种多通道武器控制台的可靠性预计分析

对设计的一种多通道武器控制台的可靠性进行了预估分析.采用元器件计数法和元器件应力分析法,得出了模块级的失效率.按照系统串联结构的可靠性框图,计算出系统的失效率、平均无故障工作时间等可靠性指标.结果表明,预计值满足了系统规定的使用要求.     

基于FPGA的图像实时压缩系统设计

面对图像信息数据呈现几何级数增长,传统DSP压缩系统难以实时处理。设计了一种基于JPEG2000压缩编码的实时图像压缩系统。系统采用模块化设计,以FPGA为核心控制器,协调采集、缓存、处理和传输等模块工作的顺利进行。采集的图像数据经解码芯片转换,通过FPGA控制进入缓存模块,选用专用芯片ADV212对图像进行数据压缩,压缩比例达到24∶1。试验结果表明,该压缩系统在处理速度、图像压缩等性能上有显著提高,压缩后的图像极大地保留了图像的主观视觉效果,同时保证了系统实时处理的性能要求。     

一种跳频系统的守候接收同步方案

同步是跳频通信的前提,对同步的主要要求是同步检测概率高和同步建立时间短。从实际的跳频系统出发,本文提出了一种实时搜索最佳同步频率的同步方案。经计算机模拟,表明该方案能达到接近1的同步检测概率,同步建立时间及其它各项指标也均满足要求。文章介绍了方案的工作过程,给出了实现的软件流程图,着重分析了方案的初始同步性能,从理论上验证了该方案的可行性。