一种基于层次位线缓冲的异步片上路由器

片上缓存资源是片上路由器的重要组成部分,其结构好坏直接关系到片上互联网络的实现复杂度、整体性能及功耗开销。鉴于异步电路的握手工作方式,异步路由器一般采用基于移位寄存器的异步FIFO(First In First Out)实现片上缓冲,这种结构导致了报文传输延迟及数据翻转次数增加。提出一种基于层次位线缓冲的异步FIFO结构,设计实现了一种新的异步路由器结构。相对于传统异步路由器,新的异步路由器能够有效降低路由器设计的硬件复杂度,减少数据的冗余翻转,降低功耗。实验结果表明在相同配置的情况下,新异步路由器面积降低了39.3%;当异步FIFO深度为8的时候,新异步路由器能够获得41.1%的功耗降低。     

CacheFI: 一种片上缓存的体系架构级故障注入工具

与逻辑电路相比,SRAM存储单元更易受工艺偏差和老化磨损的影响,体系架构级的缓存容错技术被认为是应对永久位故障率较高时的有效手段,但片上缓存故障注入工具尚不多见,影响了对这些缓存容错机制的验证,测试和评估。因此,提出了CacheFI,它是一个基于Simics的缓存故障注入工具,采用了故障生成和注入分离的设计,故障生成是随机分布,模式和时序三个方面的结合,故障注入则考虑了故障可重现性和模块化的需要。在全系统模拟器Simics上,针对15个选自SPEC CPU2000的测试程序,通过CacheFI进行片上缓存故障注入,演示了对Buddy,MAEP等典型的体系架构级缓存容错机制的容错能力和性能的评估。     

CacheFI:基于架构级故障注入的片上缓存容错评估工具

体系架构级缓存容错技术被认为是应对较高的永久位故障率的有效手段,但目前缓存容错机制的体系架构级评估工具较少。针对这个问题,提出CacheFI,即基于Simics的缓存故障注入工具,采用故障生成和注入分离的设计,故障生成是随机分布、模式和时序三个方面的结合,故障注入则考虑了故障可重现性和模块化的需要。在全系统模拟器Simics上,基于15个选自SPEC CPU2000的测试程序,利用CacheFI对Buddy和MAEP等典型的体系架构级缓存容错机制进行评估,展现了其弱点和典型的片上缓存容错机制存在的问题。     

一种适于片上路由器的自适应缓冲调整策略

在典型的片上网络路由节点中,来自不同方向的报文被存储在相互独立的缓冲资源中。在网络负载不均衡的情况下,某些方向的报文将很快填满该方向的缓冲,而其他方向仍可能有较多的缓冲资源处于空闲状态,这样就导致了网络中的缓冲资源利用率不高,进而影响片上网络的整体性能。提出了一种自适应的片上缓冲调整策略,能够根据网络负载情况动态调节缓冲结构,有效地提高了缓冲资源的利用率。在90nmCMOS工艺下设计实现了多端口共享缓冲资源的片上网络路由器,实验结果表明,在负载不均衡的网络中,提出的路由器能够带来性能改进及功耗降低;在达到相同性能的情况下,新路由器的面积较典型路由器减少了20.3%,而其缓冲功耗节约了41%左右。     

稀疏卷积计算高效数据加载与输出缓存策略

针对现有神经网络加速器在处理稀疏神经网络时存在的数据加载效率低、乘加资源利用率低、输出缓存寻址逻辑复杂等问题,提出了稀疏卷积计算高效数据加载与输出缓存策略。将属于同一输入通道的非零输入特征图像数据和非零权重进行全对全乘累加运算,降低了非零数据配对难度,提高了乘加资源利用率;通过采用输入驻留计算,以及密集型循环加载特征图像数据,大幅减少了数据片外调取次数;优化了输出缓存设计,解决了现有方案中存在的输出缓存地址访问争用、存储拥塞等问题。实验表明,与采用类似架构的细粒度脉动加速器相比,在处理单元面积上减少了21.45%;在数据加载速度方面平均提高了117.71%在平均乘法器利用率方面提高了11.25%,达到89%。     

一种性能驱动的时序规划方法

在超级计算机体系结构设计阶段 ,有必要进行时序规划 ,以尽早判断设计方案和性能指标的物理可实现性。提出一种性能驱动的时序规划方法 ,采用适于组件性能描述的时序性能模型 ,并按照线网权重分配路径延时余量 ,算法具有效率高、延时分配合理的优点     

基于访问偏好的卫星遥测时序数据存储方法

随着航天事业的发展,尤其伴随巨星星座的构建,在轨卫星数量越来越多,如何管理使用海量的遥测数据成为航天测控系统亟需解决的问题。针对测控系统当前时序数据全参数存储策略带来的时序数据量较大的问题,引入业务访问遥测数据记录中的遥测参数标识、数据使用时间和访问记录时间等参数,构建参数存储强度函数,提出基于深度线性规划霍克斯模型的时序存储算法,对时序数据存储策略进行改进,同时设计实验对比全参数时序数据存储策略和基于深度时序算法的存储策略,验证该方法在保证时序数据访问命中率基础上,存储量相较全参数存储策略降低至2%,达到与基于深度时序算法的存储策略相近的水平,同时解决基于深度时序算法的存储策略收敛性不足的问题,该方法有效解决了单服务器时序数据存储量大的问题。     

单级入轨运载器干质量影响因素分析

提出了单级入轨运载器干质量计算方法。对给定的飞行任务,提出了基准运载器,并计算了贮箱材料、热防护系统及设计余量对运载器干质量的影响。计算结果表明,先进的材料和设计能降低运载器的干质量,并使运载器干质量对设计余量的敏感性降低     

适于PCT编码的低内存通用树状多带滤波器组实现

基于常用的多带滤波器组的紧支撑性及FIFO(First-in First-out)缓存技术提出了一种具有低内存需求的通用树状多带滤波器组(Tree-structured Filter Bank,TSrS)的实现方法SBFB.该方法具有两大特点:(1)生成与全局变换法相同的子带系数,但是内存需求大大减小且仅与图像宽度及采用的TSFB相关;(2)在FIFO缓存中直接生成父子树(Parent-children Tree,PCT).基于PCT的编码器可直接对位于缓存中的PCT进行编码,而无须在SBFB与编码器之间引入中间缓存.通过分析TSFB的各分解层中的数据流,给出了样本点与子带系数之间的时序关系,并且使用该关系从数学上严格证明了SBFB的正确性.     

IDE集成GCC编译器的方法

为了缩短基于Windows平台的嵌入式软件IDE的研制周期,利用自由源码的编译器GNU GCC,实现IDE的编译功能。通过借助于Cygwin环境,以及后台编译命令执行进程到前台界面显示进程的单管道设计,实现GNUGCC从Linux到Windows的移植,以及编译器编译信息的实时显示,从而实现GCC编译器在IDE中的集成。该方法不仅降低IDE的研制难度,也提高其编译功能的可靠性,为IDE的编译器集成提供一条有效的捷径。     

PMESI：一种优化进程私有数据访问的缓存一致性协议

并行应用程序中绝大部分的访存是对私有数据的访问,在cache一致性协议上不会产生冲突。传统一致性协议没有根据程序私有数据的访问模式进行针对性设计,存在着很大的优化空间。针对以上的问题,提出了一种支持私有状态的cache一致性协议PMESI,通过动态关闭和激活内存空间的cache一致性目录,优化私有内存空间的访问延迟和功耗。通过时钟精确模拟器的测试,PMESI协议优化了程序中54%的访存,并行程序的执行时间平均缩短了9%。     

高速并行Gardner算法设计与实现

随着空间探测任务逐步增加、空间信道频谱资源日趋紧张,传统Gardner定时同步算法已经无法满足高速数传系统高通量、高可靠性的需求。为了提高Gardner定时同步算法的吞吐率并增大可纠正误差范围,提出一种高速并行Gardner算法。为了保证插值精度同时减少乘法器消耗,设计了一种并行分段抛物线插值滤波器;为了便于并行流水线设计和最佳采样点选取,构建了计数模块和定时缓存调整模块;为了提高等价吞吐率,重构了流水线并行环路滤波器结构和并行数控振荡器结构。结果表明,该算法等价吞吐率可达1 739.13 Msps,数字信号处理器资源消耗可减少44%,可纠正2×10^-3的定时误差。     

2014nccet：一种新的用于减少远程Cache访问延迟的最后一次写访问预测方法*

为减少远程Cache访问延迟,提高共享存储系统的性能,提出了一种新的基于程序内在写突发特性的最后一次写访问预测方法,并对一个具体的目录协议进行了改造,以支持该预测方法。通过预测Cache块的最后一次写访问并提前对其进行降级,处理器能直接从主存中读取数据,从而减少了远程Cache访问所需的一个网络跳步数。与当前基于指令的预测方法相比,该方法能极大减少存储开销。基准测试程序的评测结果表明,该方法能获得83.1%的预测准确率,并且能提高8.57%的程序执行性能,同时与基于指令的预测方法相比,该方法能分别减少历史踪迹表69%的存储开销和签名表36%的存储开销。     

用于减少远程Cache访问延迟的最后一次写访问预测方法

为减少远程Cache访问延迟,提高共享存储系统的性能,提出了一种新的基于程序内在写突发特性的最后一次写访问预测方法,并对一个具体的目录协议进行了改造,以支持该预测方法。通过预测Cache块的最后一次写访问并提前对其进行降级,处理器能直接从主存中读取数据,从而减少了远程Cache访问所需的一个网络跳步数。与当前基于指令的预测方法相比,该方法能极大减少存储开销。基准测试程序的评测结果表明,该方法能获得83.1%的预测准确率,并且能提高8.57%的程序执行性能,同时与基于指令的预测方法相比,该方法能分别减少历史踪迹表69%的存储开销和签名表36%的存储开销。     

基于访问模式的多核末级Cache优化方法*

多核处理器架构已经成为当前处理器的主流趋势,应用程序中访问模式的多样性给多核处理器的末级Cache带来了许多挑战。提出了一种基于访问模式的多核末级Cache优化方法,它包含“可配置的共享私有Cache划分”、“可配置的旁路Cache策略”和“优先权替换策略”三个协同递进的层次。通过使用该方法,程序员能够灵活地改变末级Cache执行行为,从而高效地适应应用程序访问模式的变化。实验结果表明,提出的方法能够显著降低末级Cache的缺失率,进而提高系统的整体性能。     

基于程序特征分析的流处理器VLIW压缩技术与解压实现

代码体积和代码稀疏是VLIW处理器一直存在的问题.通过对一系列典型应用在流处理器上的程序特征进行分析,提出了一种新的VLIW分域压缩技术,剔除各个子域中的空操作,并设计了分布式指令存储器对压缩后的代码进行解压缩执行.实验证明,该技术能够减少MASA流处理器中近39％的片外指令访存,降低约65％的片上指令存储器空间需求;同时使得指令存储器面积和系统面积分别减少了约37％和8.9％.     

高超声速滑翔式升力体外形设计与优化

针对高超声速飞行器外形参数多、气动布局设计复杂的问题,基于类型函数/形状函数变换技术和幂函数表达方法,采用6个控制参数设计了一种便于分析与设计的升力体构型。通过正交试验分析了各参数对升力体容积率和升阻比的影响,得到了对性能影响较大的参数,并发现几乎所有的控制参数对容积率和升阻比的影响趋势都是相反的,进而以纵向稳定性和容积为约束条件,对升阻比和容积率进行多目标优化。结果表明,基于Kriging代理模型技术的多目标优化方法计算效率高,得到的优化前缘均匀,典型优化结果的容积率和升阻比较基本外形分别提高17.31%和11.94%,并且由于代理模型构建时采用了改进的EI加点策略,优化结果的误差能达到4%以内,完全满足初步设计的要求。另外研究了边缘钝化对优化设计结果的影响,边缘钝化能显著减小升阻比,钝化半径越大升阻比越小。而且当仅考虑气动力特性时,基于尖锐前缘外形得到的优化结果能直接外推到钝化条件下。     

一种新型的Free-memory众核处理器片上通信接口

高性能计算机系统越来越多采用集群系统,集群系统的性能极大地依赖于通信接口.基于片外SRAM保存地址变换表的用户级通信方法,极大地增加了芯片和系统的设计复杂度和成本.在传统基于I/O总线的HCA基础上,提出并实现了一种新型的Free-Memory的众核处理器片上通信接口,去掉了本地存储器接口,通过高效的cache管理策略...