基于硬件复用的RS编码与译码体系结构

基于FPGA可重复配置原理,提出了一种硬件复用的RS码编码译码体系结构,用以解决传统RS码编译码器实现方式硬件资源消耗量大的问题.该编译码器中的可重构计算模块可根据配置信息改变逻辑电路结构,满足编码和译码过程中不同算法的计算需要.最后,采用VHDL实现了以上编译码器,并在Quartus II中进行了综合验证.结果表明:该编译码器能满足多种纠错能力的RS码编译码,通过硬件复用技术可提高硬件资源利用效率.     

改进的二次正交设计在反水雷效能模型中的应用

针对反水雷效能模型在已有的二次组合设计下建模精度较差的问题,提出了一种改进的二次正交设计方法.通过对设计结构、编码规则、正交化原理三方面进行讨论,建立了改进的二次正交设计的设计模型,并采用遗传算法对多因素试验条件下的设计参数进行了优化求解;基于改进的二次正交设计方法,建立了一种反水雷效能模型.测试分析表明:与已有的设计...     

基于FPGA的IRIG-B码(DC码)解码器设计

基于GPS时间统一的课题背景,提出了一种基于FPGA的直流B码解码方案。设计了一种新的解码算法,由FPGA芯片实现。与以往的方法相比,FPGA具有精度高、体积小、功耗低,灵活开放、简单实用等优点,提高了解码精度,具有较强的抗干扰性。     

专用字符集译码逻辑的程序优化设计

提出了一种组合逻辑译码电路优化设计的基本原则 ,给出了基于该优化设计原则的程序设计所涉及的关键数据结构和算法 ,并利用现有中小规模译码驱动电路 744 8系列芯片和门电路等实现了工程实践中需要的特殊字符集译码优化设计的参考电路 .     

FPGA参数化多标准高吞吐率基4 Viterbi译码器

为了同时达到高性能和灵活性的目标，提出了一种基于FPGA的参数化多标准自适应基4 Viterbi译码器。译码器采用3-9可变约束长度，1/2、1/3可变码率，支持任意截断长度的纠错译码，并采用了码字无符号量化、加比选单元设计优化和归一化判断逻辑分离策略优化了关键路径设计，提高了译码器工作频率。实验结果表明，该译码器能根据用户设定的参数改变结构，在多种通信标准之间实现动态切换；性能达到了541Mbps，明显优于相关工作；对GPRS、WiMAX、LTE、CDMA、3G等通信标准都取得了良好的误码性能，可满足多种通信标准的译码需求。     

JTIDS消息字还原模块的FPGA设计

根据公开的关于Link16数据链的信息标准并结合我军对战术数据链的具体要求,设计了一种JTIDS终端消息字还原模块,该模块包含CCSK码字解密,CCSK译码,解交织,RS译码等一系列基带数据处理过程。首先介绍了Link16数据链消息字还原模块的原理,对其各个子处理模块进行了设计并提出了硬件实现方案,然后在Quartus II环境下选择Cyclone II系列的EP2C8Q208C8 FPGA芯片进行了JTIDS消息字还原模块的系统级综合与仿真,并在该芯片的开发板上进行了验证,硬件成品可用于JTIDS终端功能测试与评估等多种场合。     

基于以太网高速协议通道的FPGA端系统设计

针对传统数据采集传输系统普遍存在的传输速率低,硬件无法升级,实时性和通用性不足等问题,结合航空电子系统的通信需求,提出了一种基于以太网的航空电子环境数据协议的设计方法.该方法是在FPGA平台端系统中实现,具备并发执行能力,考虑了错误检测机制,以确保在终端系统中接收到数据的完整性.此外,利用XILINX Spartan 6的板卡开发了协议中所需的硬件板块,并进行了FPGA端系统测试,测试表明这是一个高效经济的方法.     

高速SpaceFibre总线节点的系统设计

为了实现SpaceFibre总线节点的高效数据传输,针对网络协议中关键问题和技术提出了一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的SpaceFibre总线节点系统设计方案。其中,采用了轮询仲裁算法,解决了多路虚拟通道中流量控制字的申请冲突;设计了基于服务质量机制的高效处理状态机,实现了多路虚拟通道的服务质量调度;提出了一种并行的分区存储架构和重发控制算法,实现了基于错误检测隔离恢复机制的错误恢复;采用了不同的数据并行处理方案,实现了多种数据格式的循环冗余校验和伪随机序列的计算。通过ModelSim仿真平台对节点系统进行功能仿真,并在Virtex-6 FPGA上完成了系统验证。结果表明,该设计实现了SpaceFibre总线节点的功能,串行传输速度可达3.125 Gbit/s,能够满足高速数据传输需求。     

基于变量节点串行消息传递的LDPC码译码研究

针对标准LDPC码译码中洪水消息传递机制的不足,提出以串行机制进行消息传递,按照变量节点的顺序进行消息处理和传递,对每个变量节点同时接收校验消息和发送变量消息。该方法使更新的消息能够很快进入当前迭代计算,改善了LDPC迭代译码的收敛性能。通过对几种常用译码算法的仿真比较,验证了在复杂度不增加的情况下,该方法性能优于其它几种最大后验概率准则的译码方法,且算法收敛快,是一种能较好兼顾性能与实现复杂度的译码方法。     

二维Turbo编码的无人机通信研究

传统基于RS-Turbo码的系统需要提供RS译码及Turho译码2种不同的译码算法需求,使得译码器的软硬件设计复杂化,无法满足无人机通信要求.从理论上分析了Turbo码的性能特点,提出一种改进的二维turbo迭代算法,并应用在无人机通信仿真中.仿真结果表明该算法在低信噪比时能够提升误码率性能,且易于工程实现.     

基于FPGA的差分跳频通信关键模块设计与实现

为满足差分跳频通信在短波电台上的模块化和结构化应用需求,在深入研究G函数和FFT宽带接收机理基础上,基于同余理论G函数设计了差分跳频信号产生模块,基于加窗FFT设计了频点序列识别模块,采用频差译码设计了G-1函数解析模块。基于FPGA平台对差分跳频通信关键模块进行了仿真实现。仿真和测试结果表明,设计的模块完成了差分跳频信号的无线收发,实现了差分跳频通信功能。采用模块化结构化的设计,提高了差分跳频通信设备灵活性,易于升级维护。     

直接藕合多种语言编程模块的MTS的设计与实现

以通用菜单工具作为应用软件系统的用户界面、多种语言编程模块的藕合接口已成为一种趋势。本文提出一种可在操作系统和foxBASE环境下组合(或嵌入)运行的、支持DBMS授权扩充机制、实现多种语言混合编程模块直接藕合的通用菜单工具(MTS)。同时,又对MTS中的菜单对象、授权,菜单文件的数据结构、菜单驱动(维护)模块设计和基于批处理文件的模块藕合方法进行了讨论。     

球形译码算法中不均匀半径分配方案及性能分析

在球形译码算法中,初始半径的选择与分配是影响算法性能与复杂度的重要因素.针对球形译码算法在低信噪比时复杂度高的问题,提出了一种新的基于V-BLAST信号模型的初始半径选择与(准)线性半径分配方案,并分析了应用该方案的两种典型球形译码算法流程的性能与复杂度,其分析方法适用于任意不均匀半径分配方案.分析与仿真表明,与传统的球形译码算法相比,在信噪比较低时,采用该方案的球形译码算法的复杂度显著降低;在较宽信噪比范围内,其误码率性能接近最大似然检测性能.     

基于DSP+FPGA的PMSM控制系统仿真平台的设计与实现

为构建永磁同步电机(Permanent Magnet Synchronous Motor,PMSM)控制系统模拟平台,把系统中不同仿真步长的模型有机结合为一个整体,提出了基于DSP+FPGA构建完整控制系统的设计方案。在数字信号处理器(Digital Signal Processor,DSP)中建立PMSM模型并实现控制算法,在现场可编程门阵列(Field Programmable Gate Array,FPGA)中构建逆变器模型,通过FPGA和DSP之间的通信实现系统闭环控制。完成了控制系统硬件和软件的设计,采用空间矢量脉宽调制(Space Vector Pulse Width Modulation,SVPWM)控制算法对该平台进行验证。试验结果表明:电机模型和逆变器模型运行准确,电压、电流、转速、转矩等关键指标满足性能要求。     

混合气体识别的响应等效性与瞬态信号正交分解模型

针对目前混合气体识别大多采用传感器稳态响应信号、基于线性混合假设或大量样本学习,而瞬态响应信号特征分析主要应用非正交分解的问题,提出一种基于响应等效性与瞬态信号正交分解的混合气体识别模型。分析金属氧化物半导体传感器对混合气体的响应特性,建立基于气体响应成分等效性假设的气体非线性混合模型,在此基础上,提出并应用一种新的正交基函数——扩展类Legendre正交基,对气体传感器瞬态响应信号进行分解;通过对正交分解系数与气体浓度的回归分析,验证二者之间的指数型关联关系,并以正交分解系数为特征参数,利用气体非线性等效混合模型对混合气体分解与辨识。实验结果表明,尽管这种混合气体识别模型仅用单一气体检测的先验知识,对混合气体的识别误差仍可达到15%以内。     

基于SoPC和NFS的虚拟SATA硬盘

大数据背景下,网络文件系统NFS作为一种成熟的分布式文件系统,为数据存储、管理提供了良好解决方案;So PC是基于软硬件协同设计的片上可编程系统,应用前景十分广泛。系统以SATA硬盘为存储介质实现了一个基于So PC的完整网络存储结构。重点介绍了如何在FPGA内嵌Micro Blaze处理器上设计实现NFS服务组件、文件系统软件,以及如何设计实现SATA硬盘控制硬件IP核。经Xilinx的XUPV5_LX110T开发平台调试验证,So PC网络存储软硬件系统工作正常,可以用作云存储的虚拟资源节点。     

Turbo码的迭代译码及在DS-CDMA系统中的应用

本文在简单介绍了Turbo码基本原理的基础上，主要分析了Turbo码的基于MAP译码算法和基于SOVA译码算法的迭代译码方法及其性能。为了进一步验证Turbo码的迭代译码性能，并与卷积码的性能进行比较，重点论述了Turbo码在DS-CDMA移动通信系统的码率与扩频增益折衷设计、迭代译码性能和仿真结果分析。     

基于K_L变换与SVM的硬件木马检测新方法

针对基于旁路分析的硬件木马检测,旁路信号数据在空间中呈现高维分布、非线性的问题,探究在降低信号维数方面核函数的可行性,提出了一种基于K_L变换与支持向量机(Support Vector Machine,SVM)的硬件木马检测模型。在FPGA加密芯片中植入所设计的硬件木马进行实验,实验结果对比表明,利用主特征向量构建的SVM模型在检测占电路2%的硬件木马时,测试准确率达到了98.1%,为规模更小的木马检测提供了新思路。     

基于FPGA的高速图像处理系统设计

针对坦克图像处理中存在的系统集成度不高、处理速度较慢等问题,设计了一种基于FPGA的高速图像处理系统。该系统通过在FPGA上配置Nios Ⅱ软核处理器以及图像采集、处理和显示等功能模块来实现其主要硬件电路,并结合系统的软件设计实现了多路图像信号的采集以及图像的放大/缩小、裁剪和叠加显示等功能。由于采用了可编程芯片和并行处理技术,该系统具有集成度高、维修性好、图像处理速度快和实时性强等优点。     

基于FPGA的可变速率PSK数字解调器实现

针对QPSK变速率调制数字系统,提出了一种新的基于现场可编程门阵列(FPGA)实现方法,该系统可以支持4.88 Kb/s到2 Mb/s和更高的连续比特速率。设计采用混合乘法器、数控振荡器(NCO)和积分-梳状滤波器(CIC),并给出了系统中载波和信号恢复电路的设计结构,且可以移植到任何FPGA器件。提出的设计在Xilinx Virtex-5 FPGA平台进行了硬件测试。硬件实现结果显示,采用本方法实现的解调器,表现出优越的使用效率。