可变速率调制器研究及其FPGA实现

提出了一种变速率调制系统的设计方法。基于现场可编程门阵列(FPGA),在硬件系统中实现了新方法。所设计的系统能够处理(13.5~300)Mbps连续变化的比特速率。通过将整个可变速率范围分成若干小段,分别经过不同倍数的采样滤波,保证了所有符号速率对应的数据能够被调制到数模转换芯片(DAC)处理范围内。给出了系统整体设计结构,分析了硬件实现时的难点,论述了并行采样滤波与并行载波生成等设计方法。硬件实现结果表明,所提出的设计方法能够实现对较宽范围内连续可变速率信号的调制。系统的易扩展性也保证了所设计结构能够处理更宽的变速率范围。     

基于FPGA双通道DS-QPSK发射基带设计

双通道DS-QPSK调制方式可以提高带宽的利用率,在卫星低速率语音通信应用中,利用两个独立的通道,可以解决同时传输语音数据和信令控制数据。研究了基于FPGA和AD9857的双通道数字扩频基带硬件和软件的实现方法,并通过Xilinx FPGA芯片和AD9857芯片建立的硬件系统进行系统验证,给出了其在Modelsim环境下的仿真结果,目前应用到卫星通信语音发射扩频基带的设计实验中。     

便携式逻辑分析仪硬件平台设计

针对现有逻辑分析仪制造成本高、不便携带以及应用场合受限的问题,设计了一种基于FPGA+STM32的便携式逻辑分析平台。该平台硬件成本低、易携带等指标满足大多数测试要求。其设计核心主要包括主控芯片、被测信号采样、触发控制、数据锁存、高速存储、串口通信、TFT液晶显示等电路,其功能实现主要依靠FPGA的硬件设计和STM32的软件控制。该平台最大可实现32通道、存储深度64 K、分析速率400 MSa/s的测试要求。通过该平台可以实现被测信号的采集、缓存、分析、显示等功能。     

遥测记录装置高速数据存储系统设计

针对遥测系统数据记录装置中,高速数据传输速率和存储速率不匹配问题,提出了一种基于FPGA控制的NAND FLASH阵列实现一种高速流水线式存储方案。在逻辑设计上,采用交替双平面交叉编程的分时加操作技术、基于FPGA的二级缓存技术,平均存储速率不低于59 MB/S;在硬件电路上,采用均衡加重技术,提高信号的传输质量,保证数据的可靠性;该系统已成功应用于某导弹发射回收试验,其可靠性和可行性已在工程实践中得到验证。     

基于FPGA的IP分片重组的实现

针对计算机网络中常出现的IP分片问题,依据RFC791中描述的IP协议分片重组的基本原理,在＂快速判断分片属于哪个数据报＂和＂快速判断分片重组过程是否完成＂两方面提出了改进措施,并在FPGA平台上设计实现了IP分片重组硬件系统。该系统以包预处理器、资源管理器和DDR出入端口为核心单元,充分利用了FPGA的高速逻辑运算能力,实现了高速网络数据流中IP分片的重组,吞吐率最高可达1.2 Gbit/s。     

一种基于SCA的FPGA硬件抽象层设计方法

针对软件无线电关于波形软件的可移植性要求,借鉴软件通信体系硬件抽象层连接规范,采用开放式体系结构和模块化设计思想,研究了一种针对FPGA的硬件抽象层设计与实现方法.通过引入source和sink接口抽象底层的硬件连接,使FPGA的波形设计与具体硬件平台分离,实现硬件系统中波形软件的动态配置.在实际信号处理系统中的应用表明,使用该方法设计的软件具有很好的可移植性、可重用性和可互操作性,可减少重复开发,能有效缩短系统开发周期,提高系统开发效率.     

基于DSP+FPGA的导航计算机数据采集与处理硬件设计

根据捷联惯导系统中数据采集和运算处理的要求,提出了以高性能DSP为核心,由FPGA构成主要外部输入输出接口的导航计算机硬件设计方案;设计了I/F转换电路;给出了各电路的硬件结构框图和各器件的特性、选择与应用。从硬件方面分别讲述了FPGA和DSP的工作过程和功能。利用本方案,对实现军事和工程领域中导航系统微小型化、降低系统成本和体积具有重要意义。     

基于DSP+FPGA的PMSM控制系统仿真平台的设计与实现

为构建永磁同步电机(Permanent Magnet Synchronous Motor,PMSM)控制系统模拟平台,把系统中不同仿真步长的模型有机结合为一个整体,提出了基于DSP+FPGA构建完整控制系统的设计方案。在数字信号处理器(Digital Signal Processor,DSP)中建立PMSM模型并实现控制算法,在现场可编程门阵列(Field Programmable Gate Array,FPGA)中构建逆变器模型,通过FPGA和DSP之间的通信实现系统闭环控制。完成了控制系统硬件和软件的设计,采用空间矢量脉宽调制(Space Vector Pulse Width Modulation,SVPWM)控制算法对该平台进行验证。试验结果表明:电机模型和逆变器模型运行准确,电压、电流、转速、转矩等关键指标满足性能要求。     

基于以太网高速协议通道的FPGA端系统设计

针对传统数据采集传输系统普遍存在的传输速率低,硬件无法升级,实时性和通用性不足等问题,结合航空电子系统的通信需求,提出了一种基于以太网的航空电子环境数据协议的设计方法.该方法是在FPGA平台端系统中实现,具备并发执行能力,考虑了错误检测机制,以确保在终端系统中接收到数据的完整性.此外,利用XILINX Spartan 6的板卡开发了协议中所需的硬件板块,并进行了FPGA端系统测试,测试表明这是一个高效经济的方法.     

FPGA在程控数字交换机中的应用研究

针对现有程控数字交换机大多采用传统搭积木式(即用器件搭成电路板)的设计方法,提出用现场可编程门阵列(FPGA)技术设计的新思路,并通过VHDL语言设计给出了仿真结果,结果表明,用FPGA设计的数字程控交换模块具有硬件结构简单、性能良好、功能易于升级等优点.     

高速SpaceFibre总线节点的系统设计

为了实现SpaceFibre总线节点的高效数据传输,针对网络协议中关键问题和技术提出了一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的SpaceFibre总线节点系统设计方案。其中,采用了轮询仲裁算法,解决了多路虚拟通道中流量控制字的申请冲突;设计了基于服务质量机制的高效处理状态机,实现了多路虚拟通道的服务质量调度;提出了一种并行的分区存储架构和重发控制算法,实现了基于错误检测隔离恢复机制的错误恢复;采用了不同的数据并行处理方案,实现了多种数据格式的循环冗余校验和伪随机序列的计算。通过ModelSim仿真平台对节点系统进行功能仿真,并在Virtex-6 FPGA上完成了系统验证。结果表明,该设计实现了SpaceFibre总线节点的功能,串行传输速度可达3.125 Gbit/s,能够满足高速数据传输需求。     

低空复杂场景红外弱小目标快速精准检测

针对低空复杂场景下红外弱小动目标检测难度大、虚警率高等问题,面向探测系统中高帧频图像实时处理应用需求,提出基于全卷积网络的弱小目标精准检测方法和基于现场可编程逻辑门阵列(field programmable gate array, FPGA)的低时延并行处理方法。采用轻量化全卷积网络对红外图像中弱小目标进行空域检测,对相邻图像帧疑似目标进行时域轨迹关联以进一步降低虚警率。实验结果表明:上述方法相比于五种传统方法在检测率和虚警率性能方面均有显著提升,并在单片FPGA上完成100 Hz图像实时处理,处理时延低于1.8 ms,实现低空复杂场景弱小目标高精度高鲁棒快速实时检测。     

基于准循环双对角阵的LDPC码编码算法

针对校验矩阵形如准循环双对角阵的结构化LDPC码,对比研究了两类高效的编码算法:矩阵分解编码算法和分项累加递归编码算法,证明了两类算法从实现角度是等价的,但分项累加递归编码算法推导更为直观,且便于硬件并行实现。基于分项累加编码算法,提出了一种适合准循环双对角LDPC码的部分并行编码结构,设计实现了IEEE 802.11n标准中的LDPC码编码器。FPGA实现结果表明,所设计的LDPC编码器具有硬件开销较小、吞吐率高的优点,在码长为1944bit、码率为5/6时信息比特吞吐率最高可达13Gbps。     

轻量级SpaceFibre节点高速传输系统的优化设计

为满足卫星有效载荷间SpaceFibre链路的高带宽、高可靠性和轻量化的应用需求,提出一种SpaceFibre节点传输系统的优化设计。该设计采用基于帧累计的增量化计算方法减少了计算电路的冗余;通过四级流水架构满足了错误检测操作的时序要求,使用循环冗余校验共享机制平衡了硬件资源的使用;采取基于完整应答的双层控制策略提升了系统的可靠性,通过构建面向资源优化的控制状态机和存储架构简化了确认重传算法的实现逻辑。使用型号为XC7Z100FFG900-2的FPGA搭建双节点系统,板级验证表明:该设计满足协议规范,与同类设计方案相比,最高工作频率提高1.5倍,支持最高6.25 Gbit/s的传输速率,查找表资源和存储资源降低,寄存器资源相近,为开发具有自主知识产权的高速可靠SpaceFibre编解码器提供了参考。     

一种高速实时数据采集处理系统设计

针对目前高速数据采集中的实时性和同步性问题,提出了一种高速实时数据采集处理设计方案。根据上述方案进行了系统的硬件和软件设计,该系统以FPGA器件作为下位机控制核心,设计了时钟同步、数据采集、数据处理、数据缓存、数据通讯等功能模块;整个系统采用ARM微处理器作为上位机控制核心,基于嵌入式Linux 2.6内核进行软件编程,负责向FPGA发送设置参数和控制指令,同时对数据前端采样和处理数据进行存储、显示、统计等。经测试验证,该方案具有高速率、高精度、同步测量、实时处理、体积小、功耗低等优点。     

捷联导引头视线转率估计的交互式多模型样条滤波算法

针对捷联导引头测量信息的弹目惯性视线转率估计,提出了一种基于交互式多模型算法的样条滤波方法(IMM-SF)。基于体视线和惯性视线的映射关系解算惯性视线角,将其作为虚拟观测量进行滤波,设置多个过程噪声模型,每个模型分别采用样条滤波器进行滤波,IMM-SF滤波器的估值结果为各滤波器估值的加权综合。该方法不必对目标的未知机动建模,应用更加方便,并且可在交互式多模型算法的框架下自适应地调整滤波器的噪声。Monte-Carlo仿真结果表明该方法可有效估计视线转率,并可提高估值精度。     

FP GA软件测试过程及管理

船舶领域的FPGA软件测试严重滞后于应用增长的速度,部分型号甚至未将其纳入测试范畴。在研制过程中,由FPGA故障导致的修改调试已成为影响进度和增加成本的瓶颈。因此,针对FGPA软件特点及其测试的现状,对其测试过程、测试模型和过程管理进行研究,并给出完整的过程管理体系。通过采用规范化、有序化、系统化、面向工程的、面向任务的文档及配套管理手段进行正确引导、组织和实施测试活动,持续改进测试流程中各个阶段工作质量和效用,及早及时地发现和关闭开发过程中存在的缺陷,提高设计和测试的沟通效率,最终保证FPGA产品的质量,提升客户的满意度。     

面向多核网络分组处理系统的线程亲和缓冲区管理机制

基于通用多核架构的网络分组处理系统性能受到诸如分组IO开销高、多核共享内存及进程调度竞争大、页表缓冲表项失效率高等问题的困扰。为此提出一种基于通用多核网络分组处理系统、面向高速分组转发应用的线程亲和缓冲区硬件管理机制,并在网络专用协处理引擎上实现。该机制采用无中断的线程亲和调度策略,将包含控制信息与缓冲区地址信息的描述符和分组数据按照分组处理的线程号链式地对应加载在多个地址连续的共享缓冲区中。基于通用多核和现场可编程门阵列平台进行报文转发测试,实验结果表明,采用线程亲和缓冲区管理机制能使平均报文转发处理性能提升12.4%,有效地降低IO开销和TLB表项失效率。     

Optimal redesign decisions through failure rate estimates

To reduce the time-to-market of newly developed systems, manufacturers increasingly adopt strategies where systems are brought to market while system field reliability is still uncertain. These systems are typically sold under performance-based contracts, which incentivizes potential customers to invest in them despite reliability uncertainty. Such contracts make the manufacturer (partly) responsible for the availability of the system. Subsequently, when field reliability is lower than anticipated, the manufacturer may choose to redesign the system to avoid high contract penalties. Redesign is a costly effort which may substantially increase field reliability. Deciding when to redesign is challenging, especially because the initial failure rate estimate by the system's engineers is refined over time as failure data accrues. We propose a model that endogenizes the failure rate updating to analyze this tactical redesign decision. We study additive and multiplicative redesigns and show that the optimal policy has a control limit structure. We benchmark our optimal policy against a static counterpart numerically, and conclude that basing redesign decisions on the updated estimate of the failure rate can substantially reduce costs.