忆阻器的发展现状与未来

忆阻器是近年来发现的一种新型无源电路元件,具有非易失记忆特性,且在开关性能和工艺尺寸等多方面具有优势,可能成为IT技术新的物理基础。本文概述了忆阻器的研究意义,详细介绍了忆阻器的定义与发展历程,着重从器件制备、表征测试、基于忆阻器的新型计算系统应用等三个方面综述总结了国内外发展现状,并对忆阻器未来发展所面临的挑战进行了展望。研究表明,忆阻器相关研究将为突破冯诺依曼计算机构的限制,研究下一代计算系统奠定扎实的器件与架构基础。     

忆阻器类脑计算芯片研究现状综述

为把握忆阻类脑芯片发展现状并总结其发展趋势,对现有忆阻类脑计算芯片与架构进行了调研,对芯片中所采用的忆阻器阵列结构和集成工艺、前神经元电路、后神经元电路、多阵列互连拓扑结构与数据传输策略,以及芯片设计过程中所采用的系统仿真和评估方法进行了对比分析。总结出当前忆阻类脑计算芯片电路设计仍需解决忆阻器可用阻态少、器件参数波动性大、阵列外围电路复杂、集成规模小等问题,并指出了该类芯片走向实际应用仍然面临着忆阻器生产工艺提升、完善开发工具支持、专用指令集开发、确定典型牵引性应用等挑战。     

基于FPGA的模数混合采集存储系统

叙述了一种基于FPGA的模数混合采集存储系统的设计,以XILINX公司sparten2系列的xc2s100芯片为主控单元,结合相关外围电路和SAMSUNG公司的FLASH存储器,系统实现了8路模拟信号和1路数字量信号的采集,再进行相应编码并混合存储在FLASH存储器中.     

数字射频存储器的旋转状态下GPS信号接收

目前国内对于GPS的应用大多是基于OEM板进行二次开发,无法对GPS信号进行深层次的分析和处理.主要研究基于数字射频存储器(DRFM)解决旋转状态下GPS信号的跟踪和定位问题,并利用Zarlink产品设计芯片级GPS接收机.介绍了数字射频存储器和GPS接收机的基本原理,提出利用数字射频存储器对GPS信号进行存储和处理,解决在某型火箭弹飞行旋转状态下GPS接收机的跟踪和定位问题.最后基于Zarlink公司芯片设计了GPS接收机.     

基于时频分析的数字射频存储干扰信号检测

采用数字射频存储器进行信号采集、存储和复制成为干扰脉冲压缩雷达的重要手段.由于传统的时域和频域分析方法不能准确检测线性调频干扰信号,引入了短时傅立叶变换时频分析方法以识别数字射频存储器复制的干扰信号.试验结果表明,该方法可有效识别基于数字射频存储器复制的线性调频干扰信号.     

光盘存储器的技术特点及应用

本文对光盘存储器的类别、技术特点和应用范围进行了介绍,重点论述了DVD的物理结构及数据读取特点.     

管输水力摩阻不分区计算与实验研究

长输管道输送一般处于紊流区,紊流区的水力摩阻计算一直采用分区计算的方法,涉及到的公式较多,使用起来不方便,并且分区附近存在数值跃变;由于混合摩擦区的计算通常采用近似公式,误差增加,最大甚至可达百分之十几。科尔布鲁克公式被公认为是计算混合摩擦区摩阻因数的准确公式,也可近似地用于水力光滑区和完全粗糙区的计算。文中给出了基于科尔布鲁克公式的水力摩阻计算公式,用该公式统一紊流区水力摩阻计算,并对不同油品在同一管道中流动的水力摩阻损失进行了实验研究,用实验数据分析了水力摩阻计算公式的误差。研究表明,紊流区的水力摩阻计算可不分区,均采用科尔布鲁克公式,以利于工程计算,同时可提高混合摩擦区的计算精度。     

基于忆阻器的存储与计算融合理论与实现

存储与计算融合是发展下一代高性能并行计算架构的颠覆性思路。基于忆阻器的非易失性逻辑运算是实现存储与计算融合的有效途径,近些年受到学术界和工业界的广泛关注。从通过忆阻器实现逻辑运算的非易失性、逻辑完备性和计算复杂度角度出发,综述了忆阻器存储与计算融合理论及实现技术的研究进展,重点介绍了基本布尔逻辑实现原理、复杂逻辑门构建技术以及存储与计算融合架构,并展望了亟待攻克的关键问题和未来发展方向。研究表明,我国应抓住忆阻器信息器件和计算架构难得的发展机遇,推动忆阻器存储与计算技术在军民领域的成熟与实用化。     

基于程序特征分析的流处理器VLIW压缩技术与解压实现

代码体积和代码稀疏是VLIW处理器一直存在的问题.通过对一系列典型应用在流处理器上的程序特征进行分析,提出了一种新的VLIW分域压缩技术,剔除各个子域中的空操作,并设计了分布式指令存储器对压缩后的代码进行解压缩执行.实验证明,该技术能够减少MASA流处理器中近39％的片外指令访存,降低约65％的片上指令存储器空间需求;同时使得指令存储器面积和系统面积分别减少了约37％和8.9％.     

65 nm工艺双层三维静态存储器的软错误分析与评估

新兴的三维静态存储器将代替二维静态存储器被广泛用于高性能微处理器中,但它依然会受到软错误的危害。为了能够快速、自动分析多层管芯堆叠结构的三维静态存储器软错误特性,搭建了三维静态存储器软错误分析平台。利用该平台对以字线划分设计的三维静态存储器和同等规模的二维静态存储器分别进行软错误分析,并对分析结果进行对比。研究结果表明二维和三维静态存储器的翻转截面几乎相同,但三维静态存储器单个字中发生的软错误要比二维静态存储器更严重,导致难以使用纠检错技术对其进行加固。静态模式下二维和三维静态存储器敏感节点均分布于存储阵列中,表明静态模式下逻辑电路不会引发软错误。