基于准循环双对角阵的LDPC码编码算法研究*

针对校验矩阵形如准循环双对角阵的结构化LDPC码,对比研究了两类高效的编码算法：矩阵分解编码算法和分项累加递归编码算法,指出了两种算法从实现角度是等效的,但分项累加递归编码算法推导更为直观,且便于硬件并行实现。基于分项累加编码算法,提出了一种适合准循环双对角LDPC码的部分并行编码结构,设计实现了IEEE 802.11n标准中的LDPC码编码器。FPGA实现结果表明,所设计的LDPC编码器硬件开销较少,信息比特吞吐率最高能达到13Gbps。     

面向GPU的5G新型无线电的高吞吐率LDPC译码器

提出了一种基于图形处理单元(graphic processing unit, GPU)的5G软件无线电准循环低密度奇偶校验(low density parity check, LDPC)码译码器,为了节省片上和片下带宽,采用码字缩短和打孔技术、两级量化和数据打包方案,以提升数据带宽的利用率。实验基于Nvidia RTX 2080Ti GPU平台实现了高码率情况下的最小和近似译码算法的并行译码,通过分析GPU上的最优线程设置,将码率为5/6的(2 080,1 760) LDPC算法的译码吞吐率提升至1.38 Gbit/s,译码吞吐率性能优于现有其他基于GPU的LDPC译码器。     

星载大容量固态存储控制器的级联编码设计

航天器大容量数据存储设备主要采用基于NAND Flash的固态存储器,但由于空间环境中单粒子翻转效应的影响,以及存储器芯片在操作过程中因为阈值电压偏移导致的位比特错误等原因,存储设备的可靠性降低。为提高数据存储设备的数据容错性,依据NAND Flash芯片物理结构和数据存储结构,具有针对性地提出RS(256,252)码+LDPC(8192,7154)码级联的纠检错并行编码设计,并优化编码算法的电路实现方法。建模仿真和地面测试系统测试结果表明:该设计具有低硬件开销、低功耗和高可靠性的优点。存储系统的数据总容量达512 Gb,有效数据吞吐率为700 Mb/s,能够满足航天器固态存储控制器对大容量数据控制和高数据吞吐量的设计需求。     

LDPC带选主元三角分解编码性能

分析LDPC码的特点和优势。阐述LDPC码的编码原理和基于生成矩阵、基于三角分解两种主要编码方法。指出三角分解编码方法受到矩阵分解限制:矩阵要求满秩,矩阵所有的顺序主子式非零。分析带选主元三角分解法的编码方法。使用C语言编译环境和X86计算机,对LDPC基于生成矩阵的编码系统和带选主元三角分解法的编码系统进行计算,得到P4(R)3.2 GHz、内存512 M硬件环境下的编码效率。     

双正交重叠变换系数基于上下文的算术编码算法

提出了一种双正交重叠变换(LBT)系数基于上下文的算术编码算法.针对二进整数LBT在DSP实现过程中出现的精度和计算复杂度问题,提出了一种适于DSP并行处理的LBT定点实现方法.编码算法包含60种上下文概率模型,熵编码采用MQ编码,并根据并行处理的需要,将MQ编码从位平面扫描过程中分离,根据分离后的结构特点,设计了改进的MQ编码器.并对算法的DSP实现进行了研究.实验结果表明,本压缩算法压缩性能和SPIHT相当,稍逊于JPEG2000,算法容易并行,硬件计算复杂度很低.     

北斗卫星导航系统多进制LDPC编码性能评估

考虑到卫星导航系统传输距离远、落地信号功率低，导航接收机在复杂遮挡环境下可能受到干扰不能正常解调电文，导航电文设计中一般采用纠错编码获取编码增益来提升恶劣环境下的解调性能。随着技术水平的提高，各大系统在现代化升级过程中越来越多地采用性能更优的纠错编码，北斗全球系统现代化信号导航电文将采用多进制LDPC编码。在研究多进制LDPC编译码原理基础上，首次对北斗采用的64进制LDPC进行了软件仿真和硬件实现，对北斗卫星导航系统多进制LDPC编译码性能和实现复杂度进行了仿真分析和试验平台测试，结果表明，多进制LDPC编码方案具有较高的编码增益，相对二进制LDPC有0.4~0.8 dB的优势，对于恶劣环境下的解调性能具有较大改善，该研究可为北斗现代化信号接收终端研发提供参考。     

GPS L1C信号LDPC译码器设计

GPS现代化中的L1C信号使用了LDPC码,以提高接收机的弱信号接收能力。L1C信号中使用的LDPC码没有循环或准循环结构,这为译码器设计带来了难度。为了降低译码器实现复杂度,在分析L1C信号LDPC码校验矩阵结构的基础上,通过对校验节点分类和改变变量节点更新方法,提出了一种低存储量和简化译码器控制逻辑的低复杂度译码器结构,并通过仿真验证了译码器译码结果的正确性。     

基于条件矩阵的LDPC码构造及其在MBC系统中的应用

根据流星余迹信道的特点,在分析LDPC编译码算法的基础上,提出在流星余迹通信(MBC)中使用基于条件矩阵的LDPC编码,使其适应流星信道特点,提高系统性能。仿真结果表明,这种LDPC编码较RS码和Mackay随机构造的LDPC编码有更优的性能。     

基于编码矩阵识别的高速空时分组码技术

正交空时分组码和准正交空时分组码的编码速率≤1,为使空时分组码能够应用在高速传输的场合,本文提出了一种基于编码矩阵识别的高速空时分组码设计方法。该方法通过在发送端发送不同的编码矩阵表示不同的附加信息,能够实现大于1编码速率,仿真分析结果表明,在高信噪比条件下该方法使编码速率达到了2.5,并具有良好的有效吞吐容量,特别适合无线高速数据传输。     

基于HEVC帧内硬件编码器的架构及算法

针对战场视频情报的编解码,提出了一种基于HEVC标准的帧内编码器的硬件结构及算法实现,支持分辨率为2160@30fps视频的实时帧内编码操作。编码器基于码域的bin计数和基于变换域的失真估计简化率失真分析,可以对大量帧内预测模式进行筛选。同时建立单独的4×4块重构回路,以支持帧内4×4模式;不同尺寸的块交叉处理以补偿重构回路的延时。编码器的实现使用了TSMC-90 nm芯片的1 086 k门以及52 kB片上内存。在2160p@30fps视频序列下,相比于HM软件,BD-Rate均值为5.46%。     

LDPC-Coded MIMO-OFDM系统的一种判决反馈信道估计算法

研究了LDPC编码在MIMO-OFDM系统中的应用,提出了基于LDPC编码的MIMO-OFDM系统的一种改进判决反馈信道估计算法,该算法一方面利用多步预测和干扰对消技术改进了判决反馈算法的精度,另一方面利用空时解码后的序列和LDPC译码后的序列进行了两级反馈信道估计。该算法在利用LDPC码优异的低误码性能改善信道估计精度的同时,有效地改进了LDPC帧过长导致时变信道条件下的信道估计不精确的问题。     

基于MSA的高阶调制信号比特度量算法的研究

最小和算法(MSA)折中了译码性能和运算复杂度两个方面,是低密度奇偶校验码(LDPC码)硬件实现最常用的译码算法。比特后验概率对数似然比(LLR)是LDPC码MSA译码的关键参数,现有的高阶调制信号比特后验概率LLR计算方法及简化算法都需要估计噪声方差,估计值影响译码性能。论文从分析M阶无记忆二维调制信号比特后验概率LLR通用的计算方法入手,研究了适用于MSA译码的高阶调制信号比特后验概率LLR简化算法,该算法无需估计噪声方差,进一步降低了运算量和实现复杂度。     

高速并行Gardner算法设计与实现

随着空间探测任务逐步增加、空间信道频谱资源日趋紧张,传统Gardner定时同步算法已经无法满足高速数传系统高通量、高可靠性的需求。为了提高Gardner定时同步算法的吞吐率并增大可纠正误差范围,提出一种高速并行Gardner算法。为了保证插值精度同时减少乘法器消耗,设计了一种并行分段抛物线插值滤波器;为了便于并行流水线设计和最佳采样点选取,构建了计数模块和定时缓存调整模块;为了提高等价吞吐率,重构了流水线并行环路滤波器结构和并行数控振荡器结构。结果表明,该算法等价吞吐率可达1 739.13 Msps,数字信号处理器资源消耗可减少44%,可纠正2×10^-3的定时误差。     

一种应用定制指令集可重构结构及FFT算法映射优化

现代无线通信应用对FFT计算吞吐率与灵活性需求越来越高,针对传统方案实现FFT计算时难以兼顾性能与灵活性的问题,提出一种应用定制指令集可重构结构ASRA,实现了FFT算法在该结构上的映射优化。ASRA在静态多发射处理器内紧耦合应用定制的混合粒度可重构硬件作为扩展功能单元簇,通过运行时重构动态切换扩展指令集。ASRA采用多体便笺存储器、多端口便笺管理单元及可重构互连构成片上缓存系统,结合多体并行访问、循环级乒乓交替、读/写流水化等技术有效提高了访存带宽;静态多发射和运行时语境管理机制支持核心循环的硬件自动流水执行和软流水执行,开发了指令级、数据级和循环级等多层次并行性。实验结果表明,ASRA大幅提升了FFT计算吞吐率,且支持的FFT计算参数更加灵活,而增加的面积开销相对较小。     

低复杂度非规则LDPC码的构造方法

较高的编码复杂度成为非规则LDPC码应用的一个难点。文章从实际应用的角度出发,针对中长码提出了两种低复杂度的非规则LDPC码的构造方法:改进的B IBD和ALDPC,大大降低了编码复杂度。仿真结果表明,构造出的码字比传统的PEG构造方法有一定的性能改善。最后,从非规则码的EX IT图出发,分析了两种构造码子性能的差异。     

低错误平层数列分割移位LDPC码构造算法研究

为降低LDPC码错误平层,提出一种基于环分类搜索的数列分割移位LDPC码构造算法。该算法具有码长、码率和列重的任意可设性,同时该类码的Tanner图围长至少为8。循环移位因子可以通过简单的代数表达式描述,从而降低内存需求。仿真结果表明,当误码率达到10-5时,数列分割移位LDPC(496,248)码相对于PEG-LDPC码获得了约1.9dB的性能提升;且随着信噪比的升高,两条译码性能曲线之间的差距将更为增大。此外,列重为3的数列分割移位LDPC码(6144,5376)在信噪比4.6dB以后并未出现明显的错误平层。该构造算法与PS-LDPC码相比在误码率达到10-8时大约获得0.25dB增益,特别在错误平层区域其译码性能优于围长为4和6的PEG构造算法,其构造复杂度和耗时也相较于PS-LDPC码和PEG-LDPC码构造算法展现出一定优势。通过基于Tanner图的诱捕集分析方法,统计(496,248)APPS-LDPC码中由8环组成的部分小型诱捕集并不存在,从而证明了其错误平层降低的原因。     

卫星通信系统中基于LDPC编码协同性能研究

文章提出在卫星移动通信系统中应用编码协同策略。分别建立卫星上、下行用户链路编码协同模型,仿真Rayleigh信道和Rician信道下基于LDPC编码的系统性能,并与单路未协同和传统两发一收分集系统进行性能比较。理论分析和仿真表明,采用LDPC编码协同策略相对于非协同时的系统性能有较大提升,虽然与分集系统性能有一定差距,但是其终端实现比较简单,在未来卫星移动通信系统中具有一定的应用前景。     

卫星固态存储器数据容错设计与机制

卫星数据传输系统的可靠性面临着空间粒子效应、信道干扰等多重威胁。在介绍数据传输系统关键设备星载大容量固态存储器设计与实现的基础上,从管理信息、数据位流、星地链路、文件传输四个方面构建容错机制,综合应用汉明编译码、RS编译码、低密度奇偶校验码编码等数据检纠错技术,增强存储器管理信息、存储数据、信道传输的容错性能。在实际型号任务固态存储器的基础上,结合CCSDS文件传输协议提出基于自动重传机制的文件可靠传输设计,提高数据传输全流程的容错性能。固态存储器使用多级流水写入、总线并行扩展等技术,吞吐率理论上接近900Mbps,容量达到256Gb。     

低复杂度LDPC码译码算法

提出了一种低复杂度的LDPC码译码算法CSPA(combined sum-productalgorithm),该算法初始迭代采用和积译码算法(SPA),当大部分信息趋于稳定时,将算法切换到选择节点更新算法(SNU)。仿真表明:在中长码时,新算法克服了SNU算法收敛速度慢和较高错误平台的不足;与和积译码算法相比,该算法以微弱的性能损失换取复杂度的有效降低。     

LDPC编码跳频通信系统中的迭代抗干扰抑制算法研究

文中讨论 LDPC 码在抗干扰跳频通信中的应用问题。在接收机几乎没有任何信道先验知识(包括信噪比/信干扰比,部分频带干扰信息等)的假设下,推导了一种新的鲁棒检测算法。该鲁棒检测算法与最小和迭代解码算法结合可成功用于 LDPC 码的有效接收,性能逼近理想不可实现条件下的最佳检测算法。