基于改进March SS算法的存储器测试技术研究

摘要：针对存储器的特点,介绍了存储器简化的功能故障模型．基于一种既可以测试静态简化故障又可以测试动态简化故障的MarchSS算法,提出了一种改进的存储器测试算法MarchSSI算法．该算法不仅能测出MarchSS算法测试的所有功能故障,而且能够覆盖MarchSS算法遗漏的故障,使算法故障覆盖率有了一定的提高．通过仿真,验证了算法的可行性．     

导引头目标模拟器设计与实现

作为雷达导引头半实物仿真系统中的重要组成部分,导引头目标模拟器主要用于产生包含目标距离、速度、角度和功率等特征信息的回波信号,并能简单地模拟干扰信号.介绍了回波信号的特征原理,提出了导引头目标模拟器的设计实现方法,着重说明了采用数字频率综合器(DDS)和数字射频存储器(DRFM)方法模拟目标的速度和距离信息.该模拟器的实现可以方便地对目标信号进行模拟,同时也具有较高的模拟精度.     

军用嵌入式操作系统安全性增强措施

操作系统是紧靠硬件的基础软件,它既是应用软件安全的坚实基础,又是硬件不安全因素的屏蔽器.在操作系统安全隐患和嵌入式操作系统技术特点的基础上,提出信息保护、空间域保护和时间域保护等增强操作系统安全性的几种方法,以提高嵌入式系统抗击系统本身缺陷或敌方恶意攻击等安全威胁的能力.上述几种安全保护技术已在嵌入式Linux中进行验证,并取得满意的结果.     

阻变存储器发展现状

在纳米电子器件时代,来自量子隧穿和电容耦合等问题的挑战,使得Flash半导体存储器的发展遇到瓶颈。阻变存储器是忆阻器在二值情况下的特殊应用,因其结构简单、高密度、高速、低功耗、与CMOS工艺兼容以及具备三维集成能力,成为最具发展潜力的下一代非易失存储技术之一。在国内外学者的共同努力下,阻变存储器的研究已经取得了诸多突破性的进展。本文主要综述阻变存储器的发展历程、材料体系和阻变机理,并总结展望了阻变存储器进一步发展的优势和面临的挑战。     

卫星固态存储器数据容错设计与机制

卫星数据传输系统的可靠性面临着空间粒子效应、信道干扰等多重威胁。在介绍数据传输系统关键设备星载大容量固态存储器设计与实现的基础上,从管理信息、数据位流、星地链路、文件传输四个方面构建容错机制,综合应用汉明编译码、RS编译码、低密度奇偶校验码编码等数据检纠错技术,增强存储器管理信息、存储数据、信道传输的容错性能。在实际型号任务固态存储器的基础上,结合CCSDS文件传输协议提出基于自动重传机制的文件可靠传输设计,提高数据传输全流程的容错性能。固态存储器使用多级流水写入、总线并行扩展等技术,吞吐率理论上接近900Mbps,容量达到256Gb。     

65纳米工艺双层三维静态存储器的软错误分析与评估

首先搭建了3D SRAM软错误分析平台,可以快速、自动分析多层die堆叠结构3D SRAM的软错误特性。此平台集成了多种层次模拟软件Geant4、TCAD、Nanosim,数据记录处理软件ROOT,版图处理软件Calibre,以及用于任务链接和结果分析的Perl和shell脚本。利用该平台,对以字线划分设计的3D SRAM和同等规模的2D SRAM分别进行软错误分析,并对分析结果进行了对比。对比分析表明2D 和3D SRAM的翻转截面几乎相同,但3D SRAM单个字中发生的软错误要比2D SRAM更严重,导致难以使用ECC技术对其进行加固。静态模式下2D SRAM和3D SRAM敏感节点均分布于存储阵列中,表明静态模式下逻辑电路不会引发软错误。     

基于程序特征分析的流处理器VLIW压缩技术与解压实现

代码体积和代码稀疏是VLIW处理器一直存在的问题.通过对一系列典型应用在流处理器上的程序特征进行分析,提出了一种新的VLIW分域压缩技术,剔除各个子域中的空操作,并设计了分布式指令存储器对压缩后的代码进行解压缩执行.实验证明,该技术能够减少MASA流处理器中近39％的片外指令访存,降低约65％的片上指令存储器空间需求;同时使得指令存储器面积和系统面积分别减少了约37％和8.9％.     

基于SOPC的多路并行同步数字信号采集系统设计

针对某型导弹武器装备在线检测系统的需求,以软、硬件可配置的SOPC（System on a Programmable Chip）嵌入式系统为平台,以较少的硬件资源消耗为前提,应用FIFO缓存和直接存储器传输（Direct Memory Access,DMA）技术,设计数据采集系统,实现对20路并行同步数字信号的快速采集,并利用现代DSP技术对采集的信号进行滤波处理,通过USB总线将处理后的信号送到工控机,基于LabVIEW软件在工控机上实现系统的在线检测功能。