疫情时期警惕替代性创伤

随着从武汉地区爆发新冠肺炎疫情,全国人民的心都被这肆虐的传染病牵动了。宅在家里刷屏、关注攀升的病例数、恐慌城市村庄被封、焦虑公共交通停运、烦躁群体活动被禁……人们生理、心理和行为发生了各种各样的变化。在疫情时期,心理学上的"替代性创伤"需要高度警惕,加强防护。一、替代性创伤的成因替代性创伤简称VT,最初是指专业心理工作者,因为长期接触患者,受到了咨访关系的互动影响,而出现的类似病症的现象,即治疗者本人的心理也受到了创伤。     

建好用好军史长廊 传承弘扬红色基因

支队前身参加过万山海战、"八六海战"、崇武以东海战等著名战斗,创造了人民海军"小艇打大舰"的经典战例,铸就了享誉全军的"海上猛虎""海上先锋"精神,涌现出"人民英雄"国家荣誉称号、"八一勋章"获得者麦贤得,"共产主义战士"安业民等英雄集体和个人。国庆70周年阅兵,代表着"两种精神"传承的鲜红战旗光荣接受了习主席和全国人民检阅。作为全军军史场馆试点建设"海军代表队",我们深挖红色基因,打造亮点精品,努力构筑新时代存史资政育人的红色课堂,让红色基因在蓝色沃土历久弥新、熠熠生辉。     

关于军事通信系统顽存性及最低限度通信能力若干问题的研究

本文根据现代高技术战争信息动广泛的特点和规律，阐述了军事通信系统关键性系统特性的概念，重点探讨了系统顽存在，最低通信能力和最低限度通信能力的基本含义，在此基础上，围绕“打赢”和“三打三防”，分析了对军事通信系统生存能力的需求，最后提出了最低限度通信能力的评估方法。     

公安消防部队心理咨访关系现状分析

公安消防部队心理咨访关系已初步呈现良好的发展态势,但还存在着咨访关系的＂上下级模式＂倾向、＂医患模式＂倾向、＂你好-再见效应＂倾向、＂多重角色＂倾向等。造成这些问题的原因是思想认识存在偏差、专业人才队伍的匮乏、机构体制方面的问题以及职业特点的影响。     

用于DDR3访存优化的数据缓冲机制

为提高DDR3控制器访存效率,设计了基于DDR3存储器预取访问数据长度的数据缓冲机制,将访存请求分为三种基本类型并分别排队处理,降低数据丢弃和实际动态随机访问存储器访问发生次数。针对图像和视频类应用程序的实验结果表明,相对于传统先到先服务的DDR3访存控制器,该机制取得了平均21.3%、最好51.3%的性能提升,硬件开销在可接受范围内。     

面向SDR应用的向量存储器的设计与优化

针对面向SDR应用的SIMD数字信号处理器高带宽数据访存需求,提出并实现了一种新型的向量存储结构.该向量存储器由16路向量存储块构成,每路采用两组多体低位地址交叉编址存储结构,减少了访存体冲突,充分利用多存储体带宽,以较小的功耗代价实现并行访问多个向量数据.在此基础上,还设计了一种向量访存重整理单元,使向量存储器可灵活支持多路SIMD结构向量处理单元的非对齐访问,实现了其对向量存储器的共享.测试结果表明,该向量存储器能有效减少或消除向量处理单元之间的数据混洗操作,加速相关应用算法.     

农十三师红星一场陈列馆

为存史育人,让更多的人了解和认识农十三师红星一场的发展历程,2006年,红星一场党委决定建立场史陈列馆。陈列馆占地220平方米,总投资30余万元,陈列各类     

梯度学习的参数控制帮助线程预取模型

对于非规则访存的应用程序,当某个应用程序的访存开销大于计算开销时,传统帮助线程的访存开销会高于主线程的计算开销,从而导致帮助线程落后于主线程。于是提出一种改进的基于参数控制的帮助线程预取模型,该模型采用梯度下降算法对控制参数求解最优值,从而有效地控制帮助线程与主线程的访存任务量,使帮助线程领先于主线程。实验结果表明,基于参数选择的线程预取模型能获得1.1~1.5倍的系统性能加速比。     

众核处理器访存链路接口的FPGA验证

面向众核处理器提出一种访存链路接口的现场可编程门阵列(Field-Programmable Gate Array,FPGA)验证平台,用于对处理器访存链路关键部件进行功能及可靠性测试。提出片上读写激励自动产生与检查机制、以太网接口硬件用户数据报协议(User Datagram Protocol,UDP)协议栈和FPGA芯片间多通道并行链路三项关键技术并进行设计实现。实验结果表明提出的各项关键技术功能正确,不仅丰富了功能验证中随机激励产生及结果验证的手段,而且实现了对链路数据检错和多lane间延迟偏斜纠正逻辑的可靠性测试与评估。经过该平台验证的访存链路接口在实际芯片中通过了功能正确性测试,证明了验证的有效性。     

忆阻器类脑计算芯片研究现状综述

为把握忆阻类脑芯片发展现状并总结其发展趋势,对现有忆阻类脑计算芯片与架构进行了调研,对芯片中所采用的忆阻器阵列结构和集成工艺、前神经元电路、后神经元电路、多阵列互连拓扑结构与数据传输策略,以及芯片设计过程中所采用的系统仿真和评估方法进行了对比分析。总结出当前忆阻类脑计算芯片电路设计仍需解决忆阻器可用阻态少、器件参数波动性大、阵列外围电路复杂、集成规模小等问题,并指出了该类芯片走向实际应用仍然面临着忆阻器生产工艺提升、完善开发工具支持、专用指令集开发、确定典型牵引性应用等挑战。