共查询到20条相似文献,搜索用时 15 毫秒
1.
为开发低功耗嵌入式系统和节约能源,分析了嵌入式系统的功耗来源及分类,提出了嵌入式系统的功耗设计方法,包括总体功耗设计、处理器选择、接口电路设计、电源供给电路设计以及动态电源管理等。基于以上方法,以μC/OS-Ⅱ和ARM LPC2131为研究平台,对上述功耗设计方法进行了实验验证。结果表明,采用合适的功耗设计,将大大降低嵌入式系统的功耗。 相似文献
2.
3.
4.
ADTA-1:一种嵌入式异构双核微处理器 总被引:1,自引:0,他引:1
针对多核日益严重的功耗问题,利用异步技术在低功耗方面的优势,结合数据触发结构设计并实现了一种嵌入式异构双核微处理器(ADTA-1).该设计将异步设计应用于嵌入式多核微处理器中,并在芯片中对异步微处理器进行了测试,验证了异步电路在多核微处理器中的有效性和低功耗特性,为进一步设计和实现低功耗异步多核微处理器进行了有益的探索. 相似文献
5.
传统的隔离型DC/DC变换器输入端电流断续,会对电源或负载产生严重的电磁干扰,利用嵌入式滤波(Built-in Input Filter,BIF)的方法可以实现输入电流的连续。以嵌入式滤波全桥为例对嵌入式滤波的原理进行了分析,提出了隔离型DC/DC变换器嵌入式滤波拓扑、变压器以及交叉耦合电容参数的设计方法,并用该方法推导和设计了带有嵌入式滤波功能的半桥拓扑,利用PSIM软件进行了仿真分析。搭建了新型半桥拓扑的试验样机,验证了设计方法的有效性。 相似文献
6.
低功耗微处理器中异步流水线设计 总被引:2,自引:0,他引:2
随着工艺的不断进步及芯片上资源的不断增加,微处理器设计遇到了一系列问题:为芯片提供一个全局时钟网络越来越困难,时钟扭曲等问题越来越突出,芯片的功耗问题越来越严重.上述这些因素促使人们将注意力逐渐转向异步电路设计.在设计异步微处理器过程中,异步流水线的设计是一个非常重要的问题.首先总结了微处理器设计中出现的各种流水线结构,并给出了相应的异步实现;然后提出了一种异步流水线设计流程,用于加速异步流水线的设计;最后利用提出的流程设计实现了几种异步功能单元,实验结果表明异步电路能够有效降低电路的功耗. 相似文献
7.
介绍了一种基于CMOS视觉芯片的双目视觉相对定位信息提取系统。重点描述了该系统的硬件系统的组成:成像采集设备、控制器、存储器、专用DSP和外部接口电路,以及各部分的芯片选择和相应的接口设计,并提供了设计方案实例。系统具有体积小、重量轻、功耗小、集成度高、接口灵活、定位精度高等特点,可以方便地安装在各种设备,尤其是嵌入式系统上,因此可以广泛地应用到很多领域。 相似文献
8.
设计了一种GPS/北斗双模可重构接收机射频前端,支持GPS L1和北斗B1两种工作模式,较单模接收机在可用性、连续性和完好性等方面具有优势。此射频前端采用低中频架构,混频器、中频滤波器等关键模块可重构,硬件复用的同时减少了芯片面积、降低了系统功耗。测试结果表明,在1.8V电源电压下,电压增益为103dB,功耗37.8mW,GPS L1和北斗B1波段噪声系数均小于3.2dB,芯片面积为2.263×2.098mm2。 相似文献
9.
10.
给出了高保真数字信号获取系统的结构,分析了为生成高保真语音数字信号文件应注意的器件选择、电路设计和编程实现方法,总结了高保真数字信号获取系统四个主要环节,提出了相应的设计原则。 相似文献
11.
12.
13.
14.
15.
基于飞机着陆和滑行过程中,飞机起落架中磁流变阻尼器的阻尼力的不可控的问题。提出基于磁流变液的飞机起落架嵌入式缓冲控制器设计方法,设计了针对控制磁流变阻尼器阻尼力的缓冲控制系统,主要包括嵌入式数字信号处理器DSP的选择,控制系统的原理设计,电源产生电路和复位电路模块,JTAG仿真电路模块,A/D采样校正模块,D/A转换模块,压控电流源驱动模块。通过电路模块的仿真,由控制系统中压控电流源出来的电流在阻尼器接受范围之内,证明了设计的磁流变缓冲控制器能对阻尼力的大小进行控制,对飞机起落架的缓冲系统起到调节作用。 相似文献
16.
基于ARM的数据采集系统设计 总被引:2,自引:0,他引:2
主要介绍了基于嵌入式实时操作系统μC/OS-Ⅱ的数据采集系统的设计.该系统主要由硬件和软件两部分组成,硬件采用基于ARM7TDMI嵌入式微处理器的三星公司的S3C44BOX芯片,软件采用嵌入式实时操作系统μC/OS-Ⅱ.此系统比传统的数据采集系统具有更好的安全性和实时性,并可应用在实时图像监控等复杂系统中. 相似文献
17.
18.
19.
针对一些嵌入式系统应用要求具备中文信息处理能力的需求,介绍嵌入式系统输入法基本原理,设计了一个通用输入法服务器框架和码表结构,并给出了由Windows码表转化得到码表的方法,支持拼音、双拼、五笔、郑码等输入法,可以方便地在多个系统中移植。 相似文献
20.
针对目前高速数据采集中的实时性和同步性问题,提出了一种高速实时数据采集处理设计方案。根据上述方案进行了系统的硬件和软件设计,该系统以FPGA器件作为下位机控制核心,设计了时钟同步、数据采集、数据处理、数据缓存、数据通讯等功能模块;整个系统采用ARM微处理器作为上位机控制核心,基于嵌入式Linux 2.6内核进行软件编程,负责向FPGA发送设置参数和控制指令,同时对数据前端采样和处理数据进行存储、显示、统计等。经测试验证,该方案具有高速率、高精度、同步测量、实时处理、体积小、功耗低等优点。 相似文献