边界扫描测试中簇测试交迭置入方案研究

针对电路板边界扫描测试中簇测试时间较长、测试效率较低问题 ,以并行测试思想为基础 ,提出了一种簇测试置入方案———交迭置入方案 ,并对其进行了理论分析和实验验证。结果表明 ,该方案是最优的簇测试置入方案 ,可以显著减小簇测试时间 ,提高簇测试效率     

边界扫描测试在显示技术中的应用

为有效检测电路板焊接质量与器件质量,实现高精度的故障定位,提出了基于边界扫描技术与功能测试技术的解决方案。在显示产品设计中,开展可测试性设计,形成完整的边界扫描测试链;针对VRAM器件特点,提出了基于DRAM的测试方法,并设计相应的测试模型。最终,实现了对电路板的边界扫描测试,快速完成了对显示器件质量与焊接质量的有效检测。边界扫描技术与功能测试的结合,可以扩展边界扫描技术的应用范围,实现了更高的测试覆盖率。     

边界扫描测试的数学描述模型

IEEE1149.1边界扫描机制是一种新型的VLSI电路测试及可测试性设计的有效方法,为了高效地应用边界扫描机制对电路系统进行测试,必须对其所涉及的理论方法进行深入探讨。本文应用布尔矩阵理论建立起边界扫描测试的数学描述模型,并基于所建立的模型导出了边界扫描测试中的故障检测条件和故障隔离条件。为边界扫描测试生成算法的深入研究奠定了理论基础。     

基于虚拟仪器技术与边界扫描技术的电路板通用测试系统

为实现对军用电路板的有效测试,针对其小批量和多品种的特点,设计了相应的测试策略。采用了虚拟仪器技术与边界扫描测试技术,构建了基于PXI测试总线的电路板通用测试系统,实现了对电路板的功能测试与结构性测试。该系统可以检测各种类型电路板,对于提高故障定位精度和减少产品的测试时间起重要作用,较好地满足了电路板生产测试和维护测试需求。     

边界扫描的BIT在某新型机载雷达中的应用

针对某新型机载雷达BIT存在的问题.提出了基于边界扫描的板级BIT测试技术.首先介绍了边界扫描测试技术的产生背景和基本原理,分析了将其应用于新型机载雷达的可能性,然后给出基于边界扫描的板级BIT设计方案和板上测试机的组成原理,经分析证明该方案能够有效地改善和提高新型机载雷达的BIT性能.     

边界扫描测试信息压缩算法

为了解决 IEEE 1 1 49.1边界扫描测试优化生成问题 ,提出了一种新型的测试矩阵压缩算法。该算法首先应用被测试电路板的结构信息构造有限制的短路故障模型 ,然后以有限制的短路故障模型为基础对测试矩阵进行压缩处理 ,尽可能剔除测试矩阵中的无效测试信息 ,从而达到测试优化生成的目的。理论分析及实验验证表明 ,该算法能够获得紧凑性指标相当优化的测试矩阵 ,实现较高的测试信息压缩率     

基于Verilog语言的边界扫描结构设计

以对74290IP核加载边界扫描结构为例,采用硬件描述语言Verilog对边界扫描结构进行了模块化设计,并进行了边界扫描测试仿真。结果表明：加载边界扫描结构后的核心逻辑能够实现功能内测试和外部互联测试。该设计方法简单可行,具有一定的通用性,为智能BIT设计、装备健康管理设计中的底层数据采集提供了技术支撑。     

边界扫描测试仪软件系统开发

边界扫描是一种正在被人们普遍接受的可测试性设计技术 ,在电子设备测试和故障诊断中发挥着越来越重要的作用。本文介绍了开发的边界扫描测试仪样机的工作原理 ,并着重论述了其软件开发的几个重要问题。     

基于边界扫描技术的板级测试性优化设计

介绍了边界扫描技术的基本原理,论述了板级电路测试性设计的思想,提出一种基于二进制粒子群算法的板级电路测试性设计最小化优化方法。实验结果表明,该算法在优化效果、运算时间上均获得了较好的结果。     

基于边界扫描技术的装备电路可测性设计

随着装备中基于复杂数字电路的嵌入式系统应用越来越广泛,装备中电路系统的可测性设计(DFT)已成为装备可测试性设计的重要内容。IEEE 1149.1作为一种标准化的电路可测性设计方法,弥补了传统电路测试方法存在的缺陷,为复杂的互连电路提供了一种非入侵的测试手段。首先简述了可测试性设计和边界扫描测试技术的基本原理,并从边界扫描测试链设计、提高测试覆盖率和优化电路网络几个方面,分别提出了几种装备电子系统的电路可测试性设计的具体方法。