基于DSP和FPGA的实时图像瞄准具的设计

提出了一种基于DSP和FPGA的实时图像瞄准具的设计方案。其核心部分实时图像处理系统的设计采用了DSP＋FPGA的混合结构,即DSP作为视频图像处理核心芯片,完成复杂的图像处理算法,而采用FPGA实现视频图像的实时采集与显示,以及系统所有时序和逻辑控制。充分利用DSP高速的图像处理能力,以及FPGA灵活的系统编程能力,大大减轻了DSP的负担,使得DSP能够专心于图像处理,极大地提高了系统的实时性、可靠性与灵活性。     

DSP系统中WatchDog与UART的FPGA实现

卫星话音通信设备广泛采用了DSP+FPGA的系统结构。为了保证话音通信的工作模式随业务变化作自适应切换,需要和UART监控信道随时交换信息;同时,为保障系统安全可靠工作,还需采用故障监控WatchDog电路。文中研究了WatchDog和UART的FPGA设计实现过程,区别于传统方案中使用专用芯片MAX6701、TL16C550分别实现WatchDog、UART功能,直接利用声码板上现成的FPGA芯片Lattice 4256V-10T100I实现上述两功能,并在话音处理系统中进行了硬件测试。结果表明:与传统方案相比,文中方案具有资源利用率高、体积轻便、功耗低、系统配置方便等优点。     

一种基于ARM和DSP的信号处理平台

基于ARM和DSP芯片设计实现了一种信号处理平台。硬件方面,ARM作为主控制器,完成数据输入、输出、人机交互,并通过HPI接口访问和控制DSP芯片;DSP作为ARM芯片的协处理器,负责信号处理及算法运算。软件方面,实现了ARM芯片上的WINCE应用程序用于访问、控制DSP,设计基于HPI接口启动的DSP程序负责数据处理以及和ARM通信。通过在此平台上实现的一个声纹识别系统,验证了平台软硬件设计的正确性。     

高速多通道数据采集传输系统的设计

设计了一种基于FPGA与DSP的高速多通道实时数据采集传输系统。该系统通过FPGA实现对时钟、ADC、DSP等芯片的功能配置,采集数据由FPGA预处理后通过EMIF接口传送至DSP,并完成后续的复杂信号处理。该系统最高数据采集速率可达500 MSPS,FPGA与DSP之间可实现高速率的数据传输。实际测试结果表明,该系统实现了多通道数据的实时同步采集、传输与处理,数据采集达到较高性能,能够满足当前复杂电磁环境下精确制导雷达数据处理分析的需求。     

基于FPGA的雷达脉冲压缩处理器设计

FPGA和DSP技术在数字脉冲压缩系统中已得到广泛应用,但采用DSP芯片运算量大,设备复杂,成本高.提出了一种基于FPGA的适用于中小压缩比情况的数字脉冲压缩处理器的设计方案,能够实现M序列码和线性调频等多种信号的脉冲压缩,仿真结果表明,该处理器具有使用灵活、便于功能扩展和成本低的特点.     

基于DSP+FPGA的PMSM控制系统仿真平台的设计与实现

为构建永磁同步电机(Permanent Magnet Synchronous Motor,PMSM)控制系统模拟平台,把系统中不同仿真步长的模型有机结合为一个整体,提出了基于DSP+FPGA构建完整控制系统的设计方案。在数字信号处理器(Digital Signal Processor,DSP)中建立PMSM模型并实现控制算法,在现场可编程门阵列(Field Programmable Gate Array,FPGA)中构建逆变器模型,通过FPGA和DSP之间的通信实现系统闭环控制。完成了控制系统硬件和软件的设计,采用空间矢量脉宽调制(Space Vector Pulse Width Modulation,SVPWM)控制算法对该平台进行验证。试验结果表明:电机模型和逆变器模型运行准确,电压、电流、转速、转矩等关键指标满足性能要求。     

基于FPGA的无线传感器设计

现代技术可以用飞机或远程火力布撒传感器网络节点到敌方战场,用以详尽准确地探测目标战场的精确信息.针对这一数据采集传感器网络节点具体应用,运用FPGA器件Cyclone芯片实现对控制A/D转换芯片AD 1674的采样控制,利用QuartusⅡ开发平台进行软件编程实现了对的A/D转换芯片的工作时序控制,节点平台用FPGA实现MAC逻辑控制和相关帧数据处理,对模拟采样数据组帧编码,利用射频芯片实现无线链路向外传输.     

基于DSP+FPGA的导航计算机数据采集与处理硬件设计

根据捷联惯导系统中数据采集和运算处理的要求,提出了以高性能DSP为核心,由FPGA构成主要外部输入输出接口的导航计算机硬件设计方案;设计了I/F转换电路;给出了各电路的硬件结构框图和各器件的特性、选择与应用。从硬件方面分别讲述了FPGA和DSP的工作过程和功能。利用本方案,对实现军事和工程领域中导航系统微小型化、降低系统成本和体积具有重要意义。     

嵌入式视频编码与无线传输系统研究

针对传统的视频编码与无线传输技术,分别依赖大量电子设备和昂贵无线电台问题,提出了一种基于嵌入式处理芯片FPGA和DM8148,以及无线接入器WG302的嵌入式视频编码与无线传输方案,再利用通用的Windows操作系统平台、液晶显示器和VLC媒体播放器完成视频解码和显示。试验结果表明彩色视频的显示质量和处理传输的实时性均较好,充分验证了该方案的可行性。     

基于FPGA的图像实时压缩系统设计

面对图像信息数据呈现几何级数增长,传统DSP压缩系统难以实时处理。设计了一种基于JPEG2000压缩编码的实时图像压缩系统。系统采用模块化设计,以FPGA为核心控制器,协调采集、缓存、处理和传输等模块工作的顺利进行。采集的图像数据经解码芯片转换,通过FPGA控制进入缓存模块,选用专用芯片ADV212对图像进行数据压缩,压缩比例达到24∶1。试验结果表明,该压缩系统在处理速度、图像压缩等性能上有显著提高,压缩后的图像极大地保留了图像的主观视觉效果,同时保证了系统实时处理的性能要求。     

基于FPGA的IRIG-B码(DC码)解码器设计

基于GPS时间统一的课题背景,提出了一种基于FPGA的直流B码解码方案。设计了一种新的解码算法,由FPGA芯片实现。与以往的方法相比,FPGA具有精度高、体积小、功耗低,灵活开放、简单实用等优点,提高了解码精度,具有较强的抗干扰性。     

基于FPGA的DBF设计与实现

充分利用FPGA资源丰富、处理灵活等优势,采用FPGA技术实现了高带宽、高精度的DBF系统,能够与DSP系统互通,接收来自DSP系统的权值。系统通过测试,性能良好。     

基于DSP和FPGA的载波移相脉冲生成方法

在研究了三电平全桥变流器工作原理和载波移相原理的基础上,设计生成了基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)的载波移相PWM脉冲,用于驱动变流器工作。重点介绍了由DSP和FPGA生成载波移相PWM脉冲的基本原理、系统构成及实现方法,其核心思想是FPGA通过数据地址总线接收DSP输出的移相角与FPGA内部生成的三角波进行二逻辑比较,从而产生移相角可变的PWM脉冲,以满足变流器全工况范围实时控制的需要。通过优化设计,使DSP和FPGA各自的优势得以有效利用。仿真分析表明:该方法计算速度快、控制精度高,同时具有扩展性好、可靠性高等优点。实验结果与仿真结果吻合,验证了该方法的上述优点。     

面向DSP的嵌入式远程调试环境设计

针对目前DSP软件开发环境存在的不足,提出了基于GDB构建远程调试环境的方案。介绍了GDB远程调试原理,详细讨论了远程调试环境设计中关键技术——调试服务器的设计。以TMS320C674x DSP为目标平台,对方案予以实现,针对C674x DSP特有的可变长指令和超长指令字架构,描述了调试服务器相应的实现方法。实验结果表明,基于GDB构建的面向DSP的嵌入式远程调试环境能够满足DSP应用软件调试的需要。     

软件化卫星抗干扰技术的研究

本文对卫星抗干扰技术的发展和研究进行了阐述,并提出一种卫星抗干扰软件化的硬件平台．采用动态配置技术来实现不同的抗干扰技术及其组合。该平台借鉴了软件无线电的思想,基于FPGA+DSP的结构来实现高速数字信号处理技术,具有较强的开放性和扩展性,为最大限度地发挥抗干扰能力提供了可能。     

众核处理器访存链路接口的FPGA验证

面向众核处理器提出一种访存链路接口的现场可编程门阵列(Field-Programmable Gate Array,FPGA)验证平台,用于对处理器访存链路关键部件进行功能及可靠性测试。提出片上读写激励自动产生与检查机制、以太网接口硬件用户数据报协议(User Datagram Protocol,UDP)协议栈和FPGA芯片间多通道并行链路三项关键技术并进行设计实现。实验结果表明提出的各项关键技术功能正确,不仅丰富了功能验证中随机激励产生及结果验证的手段,而且实现了对链路数据检错和多lane间延迟偏斜纠正逻辑的可靠性测试与评估。经过该平台验证的访存链路接口在实际芯片中通过了功能正确性测试,证明了验证的有效性。     

一种基于FPGA的多DSP数据交换方法

随着各种信号系统复杂度的不断提高,对信号处理的要求也逐步提高,多DSP并行处理的技术应运而生并成为信号处理领域研究的热点。构建了一套多DSP的数据并行处理系统,讨论了基于FPGA的高速串行数据通信的有效方法,实现了多DSP系统内任意两片DSP间的串行数据通信,提供了一种多DSP系统中灵活的数据交换方式。     

基于TMS320C6416芯片的多板卡 声纳信号协同处理技术

针对单DSP系统不能满足多路声纳信号实时处理的要求，提出了基于TMS320C6416芯片的多板卡声纳信号协同处理技术，介绍了协同处理中DSP之间以及DSP与主控计算机之间的数据传输方法和软件实现流程，该技术可通过增加信号处理板卡扩展系统的处理能力，具有较好的灵活性。实验结果验证了系统协同处理的正确性。     

便携式逻辑分析仪硬件平台设计

针对现有逻辑分析仪制造成本高、不便携带以及应用场合受限的问题,设计了一种基于FPGA+STM32的便携式逻辑分析平台。该平台硬件成本低、易携带等指标满足大多数测试要求。其设计核心主要包括主控芯片、被测信号采样、触发控制、数据锁存、高速存储、串口通信、TFT液晶显示等电路,其功能实现主要依靠FPGA的硬件设计和STM32的软件控制。该平台最大可实现32通道、存储深度64 K、分析速率400 MSa/s的测试要求。通过该平台可以实现被测信号的采集、缓存、分析、显示等功能。     

EHW实现过程中VHDL程序自动生成研究

论述了在基于FPGA的EHW内进化实验中特定格式的染色体编码表示和相应的VHDL程序自动生成的基本概念，制定了具体规则和方法，奠定了硬件进化及评估过程实现全自动运行的基础，并对自动生成的结果予以实际验证。该方法能在使用不同的FPGA芯片作为演化载体时，避免对不同的数据流进行格式分析，以便在通用的EDA环境中，直接实现以二进制数串表示的染色体自动处理和相关配置文件的形成。按此方式可在很大程度上摆脱对某些固定类型FPGA芯片的依赖，有助于建立方便、实用的EHW环境。