基于分布式算法的FIR滤波器设计

采用分布式算法在 FPGA 中实现 FIR 滤波器的方法,将乘加运算转化为查找表的分布式算法并对高阶 DA 的实现进行优化。设计的电路通过软件进行验证并进行硬件仿真,结果表明电路工作正确可靠,能满足设计要求。     

基于查找表的像素处理器新算法

本文在基本的像素处理算法的基础上，提出了一种基于查找表的快速平滑插值算法。该算法不仅运算量小、精度较高，而且易于硬件实现，适合于高速显示处理系统中。     

一种高效的支持原位计算的三角矩阵乘法向量化方法

向量处理器的向量化算法映射是难点问题。提出一种高效的支持原位计算的三角矩阵乘法向量化方法,采用将L1D配置为SRAM模式,用双缓冲的乒乓方式平滑多级存储结构的数据传输,使得内核的计算与DMA数据搬移完全重迭,让内核始终以峰值速度运行,从而取得最佳的计算效率;将不规则的三角矩阵乘法计算均衡分布到各个向量处理单元,充分开发向量处理器的多级并行性;将结果矩阵保存在乘数矩阵中,实现原位计算,节省了存储空间。在Matrix上的实验结果表明,提出的向量化方法使三角矩阵乘法性能达到1053.7GFLOPS,效率为91.47%。     

支持原位计算的高效三角矩阵乘法向量化方法

向量化算法映射是向量处理器的难点问题。提出一种高效的支持原位计算的三角矩阵乘法向量化方法:将L1D配置为SRAM模式,用双缓冲的乒乓方式平滑多级存储结构的数据传输,使得内核的计算与DMA数据搬移完全重叠,让内核始终以峰值速度运行,从而取得最佳的计算效率;将不规则的三角矩阵乘法计算均衡分布到各个向量处理单元,充分开发向量处理器的多级并行性;将结果矩阵保存在乘数矩阵中,实现原位计算,节省了存储空间。实验结果表明,提出的向量化方法使三角矩阵乘法性能达到1053.7GFLOPS,效率为91.47%。     

GPS/SINS组合导航系统的故障检测与识别

针对GPS/SINS组合导航系统的故障检测与识别,提出一种层次滤波器结构,该结构包含主、子滤波器两个层次,使用不同的卫星量测信息.通过监测主、子滤波器的故障检测结果,识别出具体的故障卫星,利用未包含故障星的滤波器可进行不中断导航.完成了基于层次滤波器结构的GPS/SINS滤波算法和故障检测算法设计,将该方案应用于伪距组合的GPS/SINS紧耦合系统,仿真结果表明当只存在4颗可见星时,该方案仍能有效地检测和识别单颗卫星故障,增强了系统的完好性;同时仿真验证了该结构具备检测两颗以上卫星故障的能力,但不能识别具体的故障星.     

一种高超声速飞行器组合导航新方法

针对传统INS/CNS/GNSS组合导航3个异质传感器进行信息融合主滤波器易发散以及高超声速飞行器的特性,设计了由惯导与卫星导航深组合构成子滤波器1、惯导与间接敏感地平天文导航构成子滤波器2的SINS/CNS/GNSS组合导航新方法;详细推导了基于联邦滤波的位置、速度、姿态组合算法的观测矩阵的具体形式,最后对系统进行了仿真.仿真结果表明,该方法实现了精度和可靠性的有效一致,位置、速度和姿态精度较高,而且滤波器比较稳定.     

变速率基带脉冲成形滤波技术

无线信道带宽资源有限,为了抑制码间干扰并提高频带利用率,必须对基带脉冲信号进行成形滤波。针对常规的查表法和可变插值滤波器法存在硬件资源消耗大和无法适应数据速率连续变化的问题,给出了一种改进方法;首先对待成形滤波的数据进行变速率降采样处理,经过FIR成形滤波器,最后通过变速率线性内插完成上采样处理。理论推导和仿真均验证了方法的有效性。该方法易于FPGA实现,相对常规方法降低了实现复杂度和硬件资源,通过实测验证了方法可行性,并成功应用于某空间型号。     

变窗长秩排序统计滤波器与噪声图象滤波

基于信号分解理论,在非线性秩排序统计滤波器基础上,提出一种新型的非线性滤波器结构——二值秩排序统计滤波器。主要工作包括:(1)提出了滤波器的定义和实现结构;(2)实现算法;(3)滤波特性分析;(4)噪声图象滤波的计算机仿真。理论分析和实验结果表明,本文提出的滤波器具有良好的脉冲干扰抑制能力和边缘保持特性,硬件实现简单。     

一种基于预测滤波器的自适应卡尔曼滤波算法

针对系统过程噪声统计特性不确切或未知的条件下,研究了一种基于预测滤波器的自适应卡尔曼滤波算法。由预测滤波器实时估计系统模型误差及其协方差矩阵,再用其修正系统状态预测值及预测误差协方差矩阵,从而自适应调节卡尔曼增益。将该算法应用于弹载SINS/GPS紧耦合组合导航系统并与普通卡尔曼滤波、基于新息的移动开窗自适应卡尔曼滤波进行了对比,仿真结果说明该自适应滤波算法具有更高的可靠性和精度。     

基于K-矩阵残差的航天器姿态确定自适应算法

在航天器姿态确定时,针对由于模型误差而使滤波发散的情况,根据协方差匹配的方法,提出一种基于K-矩阵残差的自适应姿态确定算法.通过调整滤波器中的噪声协方差,得到一种在线最佳姿态四元数的最小二乘拟合递归算法.针对传统残差定义的不足,根据K-矩阵的几何性质,设计适应的残差和标准,来解决这一问题.针对高值的残差可由测量噪声或过程噪声的建模误差引起,或由两个共同引起,分别对测量噪声自适应滤波和过程噪声自适应滤波进行了研究.仿真表明,此种算法效果较好.     

半带脉冲成形滤波器设计及性能分析

为了减少调制带宽、抑制带外杂散,通信系统中通常在发射端设置脉冲成形滤波器,而为了获得最大信噪比,在接收端通常使用匹配滤波器。以半带滤波器为基础,利用多级级联方法,设计了一种新型的脉冲成形滤波器,通过最小、最大相位分解方法,使得滤波器便于在实际通信系统中的使用。仿真结果表明,设计的成形滤波器与升余弦滚降滤波器相比,通带起伏小,硬件资源耗费少,在低信噪比时对不同调制方式均有额外的功率增益。     

基于准循环双对角阵的LDPC码编码算法研究*

针对校验矩阵形如准循环双对角阵的结构化LDPC码,对比研究了两类高效的编码算法：矩阵分解编码算法和分项累加递归编码算法,指出了两种算法从实现角度是等效的,但分项累加递归编码算法推导更为直观,且便于硬件并行实现。基于分项累加编码算法,提出了一种适合准循环双对角LDPC码的部分并行编码结构,设计实现了IEEE 802.11n标准中的LDPC码编码器。FPGA实现结果表明,所设计的LDPC编码器硬件开销较少,信息比特吞吐率最高能达到13Gbps。     

多核数字信号处理器矩阵乘卷积算法性能评测

矩阵乘卷积算法能够为各种卷积配置提供高性能基础实现,是面向给定芯片进行卷积性能优化的首要选择。针对国防科技大学自主研制的飞腾异构多核数字信号处理器(digital signal processor, DSP)芯片的特征以及矩阵乘卷积算法自身的特点,提出了一种面向多核DSP架构的高性能并行矩阵乘卷积实现算法ftmEConv。该算法由输入特征图转换、卷积核转换、矩阵乘以及输出特征图转换这四个均运行在通用多核DSP上的并行化部分构成,通过有效挖掘通用DSP核中功能单元的潜力来提升各个部分的性能。实验结果表明,ftmEConv实现了高达42.90%的计算效率,与芯片上的其他矩阵乘卷积算法实现相比,获得了高达7.79倍的性能加速。     

顺序PROLOG机KD-PP的系统结构和硬件实现技术

本文提出的KD-PP系统是一种基于编译技术的顺序PROLOG推理系统,该系统的设计为逻辑型程序语言PROLOG的实现提供了硬件支持,因而能高效地执行PROLOG程序。本文从数据表示、存储系统、机器状态和指令系统等方面全面地介绍了顺序PROLOG机KD-PP的系统结构和硬件实现技术。     

基于最小均方插值的码元同步算法研究

从软—硬件协同设计的角度出发 ,提出了软件无线电系统中码元同步的一种实现方案。该方案以信号插值为理论基础 ,用软件实现整个码元同步过程。其特点是以估计性能更佳的最小均方滤波器替代传统的多项式插值滤波器 ,并利用软件实现时可以进行大批量数据缓存的优势 ,提出能量检测算法 ,以克服半码元周期传输延迟时出现的高误码率问题     

基于准循环双对角阵的LDPC码编码算法

针对校验矩阵形如准循环双对角阵的结构化LDPC码,对比研究了两类高效的编码算法:矩阵分解编码算法和分项累加递归编码算法,证明了两类算法从实现角度是等价的,但分项累加递归编码算法推导更为直观,且便于硬件并行实现。基于分项累加编码算法,提出了一种适合准循环双对角LDPC码的部分并行编码结构,设计实现了IEEE 802.11n标准中的LDPC码编码器。FPGA实现结果表明,所设计的LDPC编码器具有硬件开销较小、吞吐率高的优点,在码长为1944bit、码率为5/6时信息比特吞吐率最高可达13Gbps。     

仿生自修复硬件多层结构模型

针对仿生自修复硬件细胞间信号传输复杂、效率低等问题,借鉴内分泌系统中激素的传输方式,提出基于片上网络和近邻连接的4层仿生自修复硬件结构模型,并以实现有限脉冲响应滤波器为例,对模型进行详细论述。基于该模型的自修复硬件,具有灵活的布线能力与良好的容错能力,表明该模型为高可靠性自修复硬件设计提供了新途径。     

大型动力装置运行状态监测系统硬件实现

针对大型动力装置分布广、运行状态参数多以及结构复杂等特点,本文提出了一套实用的大型动力装置运行状态监测系统硬件实现方案。该系统按主从分布式结构设计,采用前置放大、滤波、隔离等先进技术,有效地抑制了各种噪声、干扰,达到了信号提纯的目的,为后续状态监测及故障的深层诊断提供了可信的原始数据。