基于Ka频段的宽带信号数字下变频技术研究

传统的数字下变频结构只能处理特定频点一定带宽的带通信号,无法满足频段宽带卫星通信中任意带通信号的高效数字下变频。分析了多通道数字下变频高效的原因,提出了一种针对非固定频点的宽带数字下变频高效结构;该结构将本振信号作用于多相滤波器组中,实现了非固定频点带通信号的高效数字下变频。仿真证明,该方案可以有效的实现非固定频点带通信号的高效数字下变频。     

一种VXI总线高精度时钟源的设计

阐述了基于VXI总线的高精度时钟源模块的组成框图及基本原理 ,由FPGA器件实现VXI总线寄存器基接口电路及控制功能 ,采用AD985 0DDS (直接数字频率合成器 )实现高精度分频功能 ,提出了用ECL器件实现延迟调节与输出驱动的设计方法 ,具有经济实用的特点     

基于FPGA的雷达脉冲压缩处理器设计

FPGA和DSP技术在数字脉冲压缩系统中已得到广泛应用,但采用DSP芯片运算量大,设备复杂,成本高.提出了一种基于FPGA的适用于中小压缩比情况的数字脉冲压缩处理器的设计方案,能够实现M序列码和线性调频等多种信号的脉冲压缩,仿真结果表明,该处理器具有使用灵活、便于功能扩展和成本低的特点.     

宽频带级联数字下变频实现方法

在跳频通信系统中,接收机需要在取样带宽内实时地监测和复现当前的跳频频点,再对高频率的跳频信号进行下变频。针对快跳频、宽频带的跳频通信系统,提出了一种宽频带级联数字下变频方法,该方法包括信道化和复数下变频2个过程。信道化结构实现各分析信道的基带下变频,该过程相对独立,不参与频偏补偿,进而降低了级联数字下变频结构的反馈复杂度。复数下变频过程进一步将位于物理信道的信号搬至基带,该过程在低速率下完成若干固定频率的二次下变频,便于进行频偏补偿。通过仿真可知,该方法能够实时地实现数字下变频过程,该跳频通信系统在Eb/N0等于12 dB时误码率小于10~(-6)。     

数字中频接收机中的数字AGC的设计与实现

介绍了数字自动增益控制(AGC)技术在数字中频接收机中的实现方法’,提出了利用 DSP Builder模型库设计的一种实用的数字自动增益控制电路,所设计的电路在数字中频接收机系统内工作良好。该数字 AGC具有快速收敛、结构简单、性能稳定和成本低等特点。占用 Altera StratixⅡ FPGA 片上163个自适应逻辑单元(ALUTs)。     

基于DDS阵列的发射数字波束形成系统设计

设计了一种基于高性能DDS芯片AD9959的数字阵列雷达发射数字波束形成系统。该系统的核心器件为2片AD9959与1片FPGA芯片。系统以全数字方式产生8通道相参雷达信号,具有幅相控制灵活、易于扩展、模块化、体积小等特点。最后以实测图表的形式说明了系统的杂散抑制,相位噪声,灵活的幅相控制等性能。     

基于FPGA和UART接口的多路数据采集系统的实现

为了满足对采集后的数据进行快速、远距离的串行传输、并实时储存的需求,研制了一种基于FPGA和UART接口的多路数据采集系统。采用FPGA实现数据的采集模块、模拟信号路数选择以及数字信号的并串转换等功能;同时利用RS-422接口实现了数字信号远距离的串行传输。功能仿真和实际测量验证了设计的可行性。     

基于FPGA的某发控仪模拟器设计

针对某导弹发控仪模拟器集成度低,难以提高性能的问题,提出了基于FPGA的微型化设计方法,给出了具体的硬件电路和软件设计流程图,对典型电路进行了分析。仿真结果表明实现了原电路的功能,提高了集成度,实现了系统的功能优化。该设计为同类模拟器的研制提供了有效的方法和途径。     

一种非均匀采样的宽带雷达数字正交解调方法

数字正交解调是宽带雷达数字接收机的重要组成部分,灵活性和实时性是数字正交解调设计的关键问题。从二阶采样和多相滤波的原理出发,提出了基于非均匀采样的数字正交解调方法,给出了算法的实现结构,并通过仿真验证了算法的正确性。通过与低通滤波法、多相滤波法比较结果表明,基于非均匀采样的数字正交解调方法具有优化的实现结构和更好的实时性,可以用于宽带雷达数字接收机的设计。     

基于SOPC的视频采集处理系统设计

针对某型导弹指令检测系统的需求,设计了基于SOPC (system on a programmable chip)的视频采集处理系统.本系统通过装备预留的视频采集口进行视频采集,然后对采集到的视频进行弹标的提取,并进行视频压缩存储以便实现视频的回放.重点介绍了基于SOPC的视频采集系统设计方案和图像预处理算法的FPGA实现.经过仿真分析,设计的系统可以实现视频采集功能,并能够实时地提取弹标.     

FPGA在程控数字交换机中的应用研究

针对现有程控数字交换机大多采用传统搭积木式(即用器件搭成电路板)的设计方法,提出用现场可编程门阵列(FPGA)技术设计的新思路,并通过VHDL语言设计给出了仿真结果,结果表明,用FPGA设计的数字程控交换模块具有硬件结构简单、性能良好、功能易于升级等优点.     

一种基于SCA的FPGA硬件抽象层设计方法

针对软件无线电关于波形软件的可移植性要求,借鉴软件通信体系硬件抽象层连接规范,采用开放式体系结构和模块化设计思想,研究了一种针对FPGA的硬件抽象层设计与实现方法.通过引入source和sink接口抽象底层的硬件连接,使FPGA的波形设计与具体硬件平台分离,实现硬件系统中波形软件的动态配置.在实际信号处理系统中的应用表明,使用该方法设计的软件具有很好的可移植性、可重用性和可互操作性,可减少重复开发,能有效缩短系统开发周期,提高系统开发效率.     

警戒雷达情报数据模拟器的设计与实现

针对C3I系统中警戒雷达的扫描跟踪和雷达情报数据录取仪的数据处理以及有线传输功能进行模拟.该模拟系统包括两部分,目标情报数据的产生与数据的调制和输出.应用EVC编程实现了目标情报数据的生成和系统控制,系统数据调制采用2FSK,由FPGA编程实现.应用PC104总线和FPGA技术构建了硬件平台.     

基于SOPC的陀螺星敏感器姿态确定系统

为了提高姿态确定算法的计算速度,通过对陀螺星敏感器姿态确定算法的详细分析,设计出了基于SOPC(System On a Programmable Chip)系统的卡尔曼滤波处理器.在该处理器中,对算法进行了软硬件代码划分.软件部分采用Nios II IDE编程环境进行编写和编译,硬件部分采用硬件描述语言进行构造.通过S...     

基于FPGA的可变速率PSK数字解调器实现

针对QPSK变速率调制数字系统,提出了一种新的基于现场可编程门阵列(FPGA)实现方法,该系统可以支持4.88 Kb/s到2 Mb/s和更高的连续比特速率。设计采用混合乘法器、数控振荡器(NCO)和积分-梳状滤波器(CIC),并给出了系统中载波和信号恢复电路的设计结构,且可以移植到任何FPGA器件。提出的设计在Xilinx Virtex-5 FPGA平台进行了硬件测试。硬件实现结果显示,采用本方法实现的解调器,表现出优越的使用效率。     

JTIDS消息字还原模块的FPGA设计

根据公开的关于Link16数据链的信息标准并结合我军对战术数据链的具体要求,设计了一种JTIDS终端消息字还原模块,该模块包含CCSK码字解密,CCSK译码,解交织,RS译码等一系列基带数据处理过程。首先介绍了Link16数据链消息字还原模块的原理,对其各个子处理模块进行了设计并提出了硬件实现方案,然后在Quartus II环境下选择Cyclone II系列的EP2C8Q208C8 FPGA芯片进行了JTIDS消息字还原模块的系统级综合与仿真,并在该芯片的开发板上进行了验证,硬件成品可用于JTIDS终端功能测试与评估等多种场合。     

基于DSP+FPGA的飞控系统硬件平台设计

针对某浮空器飞控系统多接口通信、低功耗、小体积、低成本的应用需求,设计了基于DSP+FPGA的飞控系统硬件平台。介绍了硬件平台总体结构设计;对飞控系统的接口资源模块及系统电源模块进行了设计;通过单板调试和搭建集成测试平台对硬件平台的硬件特性及接口功能进行了验证。验证结果表明:硬件平台具有高数据处理性能、良好接口协同工作能力、低功耗、开发成本低等特点,能够满足飞控系统的工作需求。此硬件平台可广泛应用于导航监测领域,为今后飞控系统的设计提供了广阔的思路。     

基于DSP+FPGA的导航计算机数据采集与处理硬件设计

根据捷联惯导系统中数据采集和运算处理的要求,提出了以高性能DSP为核心,由FPGA构成主要外部输入输出接口的导航计算机硬件设计方案;设计了I/F转换电路;给出了各电路的硬件结构框图和各器件的特性、选择与应用。从硬件方面分别讲述了FPGA和DSP的工作过程和功能。利用本方案,对实现军事和工程领域中导航系统微小型化、降低系统成本和体积具有重要意义。     

可变速率调制器研究及其FPGA实现

提出了一种变速率调制系统的设计方法。基于现场可编程门阵列(FPGA),在硬件系统中实现了新方法。所设计的系统能够处理(13.5~300)Mbps连续变化的比特速率。通过将整个可变速率范围分成若干小段,分别经过不同倍数的采样滤波,保证了所有符号速率对应的数据能够被调制到数模转换芯片(DAC)处理范围内。给出了系统整体设计结构,分析了硬件实现时的难点,论述了并行采样滤波与并行载波生成等设计方法。硬件实现结果表明,所提出的设计方法能够实现对较宽范围内连续可变速率信号的调制。系统的易扩展性也保证了所设计结构能够处理更宽的变速率范围。